ホーム クロックとタイミング クロック・バッファ
ホーム
クロックとタイミング
クロック・バッファ

CDCLVP2102

アクティブ

低ジッタ、デュアル、1:2、ユニバーサル入力 LVPECL 出力バッファ

ご注文はこちら
データシート

CDCLVP2102

アクティブ
データシート ご注文はこちら

製品詳細

Function Differential Additive RMS jitter (typ) (fs) 89 Output frequency (max) (MHz) 2000 Number of outputs 4 Output supply voltage (V) 2.5, 3.3 Core supply voltage (V) 2.5, 3.3 Output skew (ps) 10 Features 2:4 fanout Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVPECL Input type LVCMOS, LVDS, LVPECL
Function Differential Additive RMS jitter (typ) (fs) 89 Output frequency (max) (MHz) 2000 Number of outputs 4 Output supply voltage (V) 2.5, 3.3 Core supply voltage (V) 2.5, 3.3 Output skew (ps) 10 Features 2:4 fanout Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVPECL Input type LVCMOS, LVDS, LVPECL
VQFN (RGT) 16 9 mm² 3 x 3
  • Dual 1:2 Differential Buffer
  • Two Clock Inputs
  • Universal Inputs Can Accept LVPECL,
    LVDS, LVCMOS/LVTTL
  • Four LVPECL Outputs
  • Maximum Clock Frequency: 2 GHz
  • Maximum Core Current Consumption:
    48 mA
  • Very Low Additive Jitter: <100 fs,
    RMS in 10-kHz to 20-MHz Offset Range
  • 2.375-V to 3.6-V Device Power Supply
  • Maximum Propagation Delay: 450 ps
  • Maximum Within Bank Output Skew: 10 ps
  • LVPECL Reference Voltage, VAC_REF,
    Available for Capacitive-Coupled Inputs
  • Industrial Temperature Range: –40°C
    to +85°C
  • Supports 105°C PCB Temperature
    (Measured with a Thermal Pad)
  • Available in 3-mm × 3-mm, 16-Pin
    VQFN (RGT) Package
  • ESD Protection Exceeds 2000 V (HBM)
  • Dual 1:2 Differential Buffer
  • Two Clock Inputs
  • Universal Inputs Can Accept LVPECL,
    LVDS, LVCMOS/LVTTL
  • Four LVPECL Outputs
  • Maximum Clock Frequency: 2 GHz
  • Maximum Core Current Consumption:
    48 mA
  • Very Low Additive Jitter: <100 fs,
    RMS in 10-kHz to 20-MHz Offset Range
  • 2.375-V to 3.6-V Device Power Supply
  • Maximum Propagation Delay: 450 ps
  • Maximum Within Bank Output Skew: 10 ps
  • LVPECL Reference Voltage, VAC_REF,
    Available for Capacitive-Coupled Inputs
  • Industrial Temperature Range: –40°C
    to +85°C
  • Supports 105°C PCB Temperature
    (Measured with a Thermal Pad)
  • Available in 3-mm × 3-mm, 16-Pin
    VQFN (RGT) Package
  • ESD Protection Exceeds 2000 V (HBM)

The CDCLVP2102 is a highly versatile, low additive jitter buffer that can generate four copies of LVPECL clock outputs from two LVPECL, LVDS, or LVCMOS inputs for a variety of communication applications. It has a maximum clock frequency up to 2 GHz. Each buffer block consists of one input that feeds two LVPECL outputs. The overall additive jitter performance is less than 0.1 ps, RMS from 10 kHz to 20 MHz, and overall output skew is as low as 10 ps, making the device a perfect choice for use in demanding applications.

The CDCLVP2102 clock buffer distributes two clock inputs (IN0, IN1) to four pairs of differential LVPECL clock outputs (OUT0, OUT3) with minimum skew for clock distribution. Each buffer block consists of one input that feeds two LVPECL clock outputs. The inputs can be LVPECL, LVDS, or LVCMOS/LVTTL.

The CDCLVP2102 is specifically designed for driving 50-Ω transmission lines. When driving the inputs in single-ended mode, the LVPECL bias voltage (VAC_REF) should be applied to the unused negative input pin. However, for high-speed performance up to 2 GHz, differential mode is strongly recommended.

The CDCLVP2102 is characterized for operation from –40°C to +85°C and is available in a 3-mm × 3-mm, VQFN-16 package.

The CDCLVP2102 is a highly versatile, low additive jitter buffer that can generate four copies of LVPECL clock outputs from two LVPECL, LVDS, or LVCMOS inputs for a variety of communication applications. It has a maximum clock frequency up to 2 GHz. Each buffer block consists of one input that feeds two LVPECL outputs. The overall additive jitter performance is less than 0.1 ps, RMS from 10 kHz to 20 MHz, and overall output skew is as low as 10 ps, making the device a perfect choice for use in demanding applications.

The CDCLVP2102 clock buffer distributes two clock inputs (IN0, IN1) to four pairs of differential LVPECL clock outputs (OUT0, OUT3) with minimum skew for clock distribution. Each buffer block consists of one input that feeds two LVPECL clock outputs. The inputs can be LVPECL, LVDS, or LVCMOS/LVTTL.

The CDCLVP2102 is specifically designed for driving 50-Ω transmission lines. When driving the inputs in single-ended mode, the LVPECL bias voltage (VAC_REF) should be applied to the unused negative input pin. However, for high-speed performance up to 2 GHz, differential mode is strongly recommended.

The CDCLVP2102 is characterized for operation from –40°C to +85°C and is available in a 3-mm × 3-mm, VQFN-16 package.
filter その他の クロック・バッファ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスと類似の機能
LMK00301 アクティブ 3GHz、10 出力、差動ファンアウト・バッファ / レベル・シフタ Ultra low additive jitter,1:10 universal differential buffer that can support LVPECL
LMK1D2102 アクティブ デュアル・バンク、2 チャネル出力、LVDS、1.8V、2.5V、3.3V バッファ Same pinout with wider supported voltage range and LVPECL vs LVDS

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
3 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート CDCLVP2102 Four-LVPECL Output, High-Performance Clock Buffer データシート (Rev. C) PDF | HTML 2013年 10月 25日
その他の技術資料 クロック＆タイミング・ソリューション (Rev. A 翻訳版) 2013年 12月 11日
ユーザー・ガイド CDCLVP2102 User's Guide 2009年 7月 9日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

CDCLVP2102EVM — CDCLVP2102 評価モジュール

The CDCLVP2102 is a high-performance, low additive phase noise clock buffer. It has two universal input buffers that support either single-ended or differential clock inputs, and each input feeds a bank of two LVPECL outputs. The device also features on-chip bias generators that can provide the (...)

ユーザー ガイド: PDF
TI.com で取り扱いなし
シミュレーション・モデル

CDCLVPxxxx IBIS Model (Rev. B)

SLLM056B.ZIP (40 KB) - IBIS Model
ダウンロード
設計ツール

CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング・ソフトウェア

Clock tree architect はクロック・ツリーの合成ツールであり、開発中システムの要件に基づいてクロック・ツリー・ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム・レベルのマルチチップ・クロック供給ソリューションを生成します。
設計を開始
設計ツール

PLLATINUMSIM-SW — PLLatinum Sim Tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

製品
RF PLL / シンセサイザ
LMX1204 — JESD204B/C 対応、SYSREF サポート、位相同期機能搭載、12.8GHz RF バッファ、逓倍器、分周器 LMX1214 — 補助クロック搭載、1:5、18GHz RF バッファ / 分周器 LMX1906-SP — 放射線耐性保証 (RHA)、SYSREF と FPGA クロック搭載、15GHz バッファ、逓倍器、分周器 LMX2430 — RF パーソナル通信向け、3.0GHz/0.8GHz、PLLatinum、デュアル、高周波シンセサイザ LMX2433 — RF パーソナル通信向け、3.6GHz/1.7GHz、PLLatinum、デュアル、高周波シンセサイザ LMX2434 — RF パーソナル通信向け、5.0GHz/2.5GHz、PLLatinum、低消費電力、デュアル周波数シンセサイザ LMX2470 — 800MHz 整数 N 分周 PLL 搭載、2.6GHz デルタ・シグマ分数 N 分周 PLL LMX2485 — RF パーソナル通信向け、500MHz ～ 3GHz、デルタ・シグマ、低消費電力、デュアル PLL LMX2485E — RF パーソナル通信向け、50MHz ～ 3GHz、デルタ・シグマ、低消費電力、デュアル PLL LMX2485Q-Q1 — 車載対応、500MHz ～ 3GHz、デルタ・シグマ、低消費電力、デュアル PLL LMX2486 — RF パーソナル通信向け、1GHz ～ 4.5GHz、デルタ・シグマ、低消費電力、デュアル PLL LMX2487 — 3.0GHz 整数分周 PLL 搭載、1 ～ 6GHz、低消費電力、デルタ・シグマ、デュアル PLLatinum 周波数シンセサイザ LMX2487E — RF パーソナル通信向け、3GHz ～ 7.5GHz、デルタ・シグマ、低消費電力、デュアル PLL LMX2491 — ランプ / チャープ生成機能搭載、6.4GHz、低ノイズ、分数 N 分周 PLL LMX2492 — ランプ / チャープ生成機能搭載、500MHz ～ 14GHz の広帯域、低ノイズ、分数 N 分周 PLL LMX2492-Q1 — 車載グレード、ランプ / チャープ生成機能搭載、500MHz ～ 14GHz の広帯域、低ノイズ、分数 N 分周 PLL LMX2531 — VCO 内蔵、高性能周波数シンセサイザ・システム LMX2541 — VCO 内蔵、超低ノイズ、PLLatinum 周波数シンセサイザ LMX2571 — 周波数シフト・キーイング (周波数偏移変調：FSK) 機能搭載、1.34GHz、低消費電力、極限温度拡張 RF シンセサイザ LMX2571-EP — エンハンスド製品、FSK 変調機能搭載、1.34GHz、低消費電力、極限温度拡張 RF シンセサイザ LMX2572 — 低消費電力 6.4GHz 広帯域 RF シンセサイザ LMX2572LP — FSK 変調機能搭載、2GHz 低消費電力広帯域 RF シンセサイザ LMX2581 — VCO 内蔵、3.76GHz 広帯域、周波数シンセサイザ LMX2581E — VCO 内蔵、3.8GHz 広帯域、周波数シンセサイザ LMX2582 — 5.5GHz、高性能、広帯域 PLLatinum RF シンセサイザ LMX2592 — VCO 内蔵、9.8GHz 広帯域周波数シンセサイザ LMX2594 — 位相同期機能搭載、JESD204B サポート、15GHz 広帯域、PLLatinum™ RF シンセサイザ LMX2595 — 位相同期機能搭載、JESD204B サポート、20GHz 広帯域 RF シンセサイザ LMX2615-SP — 位相同期 / JESD204B サポート搭載、宇宙グレード 40MHz ～ 15GHz 広帯域シンセサイザ LMX2694-EP — エンハンスド製品、位相同期機能搭載 15GHz RF シンセサイザ TRF3765 — VCO 内蔵、最大 8 個の出力に対応、300M ～ 4,800MHz、低ノイズ、整数 N 分周と分数 N 分周の PLL
クロック・バッファ
CDCDB2000 — PCIe® Gen 1 ～ Gen 5 向け、DB2000QL に対応する、20 出力のクロック・バッファ CDCDB400 — PCIe® Gen 1 ～ Gen 6 向け、4 出力のクロック・バッファ CDCDB800 — PCIe® Gen 1 ～ Gen 6 向け、8 出力のクロック・バッファ CDCDB803 — SMBus アドレス選択可能、PCIe® Gen 1 ～ Gen 6 向け、8 出力クロック バッファ CDCLVC1102 — 低ジッタ、1:2 LVCMOS ファンアウト・クロック・バッファ CDCLVC1103 — 低ジッタ、1:3 LVCMOS ファンアウト・クロック・バッファ CDCLVC1104 — 低ジッタ、1:4 LVCMOS ファンアウト・クロック・バッファ CDCLVC1106 — 低ジッタ、1:6 LVCMOS ファンアウト・クロック・バッファ CDCLVC1108 — 低ジッタ、1:8 LVCMOS ファンアウト・クロック・バッファ CDCLVC1110 — 低ジッタ、1:10 LVCMOS ファンアウト・クロック・バッファ CDCLVC1112 — 低ジッタ、1:12 LVCMOS ファンアウト・クロック・バッファ CDCLVC1310 — ユニバーサル入力、10 出力、低インピーダンス LVCMOS バッファ CDCLVD110 — 最大 900 MHz、最小スキュー、クロック ディストリビューション向け、1 入力 10 出力、LVDS クロック バッファ CDCLVD110A — 最大 1100 MHz、最小スキュー、クロック分配向け、1 入力 10 出力、LVDS クロック・バッファ CDCLVD1204 — 低ジッタ、2 入力選択可能、1:4、ユニバーサル入力 LVDS 出力バッファ CDCLVD1208 — 低ジッタ、2 入力選択可能、1:8、ユニバーサル入力 LVDS 出力バッファ CDCLVD1212 — 低ジッタ、2 入力選択可能、1:12、ユニバーサル入力 LVDS 出力バッファ CDCLVD1213 — 出力選択可能な分周器搭載、低ジッタ、1:4 ユニバーサル入力 LVDS 出力バッファ CDCLVD1216 — 低ジッタ、2 入力選択可能、1:16、ユニバーサル入力 LVDS 出力バッファ CDCLVD2102 — 低ジッタ、デュアル、1:2、ユニバーサル入力 LVDS 出力バッファ CDCLVD2104 — 低ジッタ、デュアル、1:4、ユニバーサル入力 LVDS 出力バッファ CDCLVD2106 — 低ジッタ、デュアル、1:6、ユニバーサル入力 LVDS 出力バッファ CDCLVD2108 — 低ジッタ、デュアル、1:8、ユニバーサル入力 LVDS 出力バッファ CDCLVP110 — 1:10、LVPECL/HSTL 入力 LVPECL 出力、クロック・ドライバ CDCLVP1102 — 低ジッタ、1:2、ユニバーサル入力 LVPECL 出力バッファ CDCLVP111 — 入力選択可能、1:10、LVPECL バッファ CDCLVP111-EP — HiRel (高信頼性)、入力選択可能、1:10、LVPECL バッファ CDCLVP111-SP — 入力選択可能なクロック・ドライバ搭載、1:10、高速クロック・バッファ CDCLVP1204 — 低ジッタ、2 入力、選択可能な 1:4 ユニバーサル入力 LVPECL 出力バッファ CDCLVP1208 — 低ジッタ、2 入力選択可能、1:8、ユニバーサル入力 LVPECL 出力バッファ CDCLVP1212 — 低ジッタ、2 入力選択可能、1:12、ユニバーサル入力 LVPECL 出力バッファ CDCLVP1216 — 低ジッタ、2 入力選択可能、1:16、ユニバーサル入力 LVPECL 出力バッファ CDCLVP2102 — 低ジッタ、デュアル、1:2、ユニバーサル入力 LVPECL 出力バッファ CDCLVP2104 — 低ジッタ、デュアル、1:4、ユニバーサル入力 LVPECL 出力バッファ CDCLVP2106 — 低ジッタ、デュアル、1:6、ユニバーサル入力 LVPECL 出力バッファ CDCLVP2108 — 低ジッタ、デュアル、1:8、ユニバーサル入力 LVPECL 出力バッファ CDCLVP215 — デュアル、1:5、高速 LVPECL ファンアウト・バッファ LMK00301 — 3GHz、10 出力、差動ファンアウト・バッファ / レベル・シフタ LMK00304 — 4 個の構成可能出力採用、3.1GHz、差動クロック・バッファ / レベル・シフタ LMK00306 — 6 個の構成可能出力採用、3.1GHz、差動クロック・バッファ / レベル・シフタ LMK00308 — 8 個の構成可能出力採用、3.1GHz、差動クロック・バッファ / レベル・シフタ LMK00334 — 4 出力 PCIe® Gen1/Gen2/Gen3/Gen4/Gen5 クロック・バッファ / レベル・シフタ LMK00334-Q1 — 車載対応、4 出力 PCIe® Gen1/Gen2/Gen3/Gen4/Gen5 クロック・バッファ / レベル・シフタ LMK00338 — 8 出力 PCIe® Gen1/Gen2/Gen3/Gen4/Gen5 クロック・バッファ / レベル・シフタ LMK1C1102 — 2 チャネル出力、LVCMOS 1.8V バッファ LMK1C1103 — 3 チャネル出力、LVCMOS 1.8V バッファ LMK1C1104 — 4 チャネル出力、LVCMOS 1.8V バッファ LMK1C1106 — 6 チャネル出力、LVCMOS 1.8V バッファ LMK1C1108 — 8 チャネル出力、LVCMOS 1.8V バッファ LMK1D1204 — 4 チャネル出力、LVDS 1.8V バッファ LMK1D1204P — ピンによる制御機能搭載、4 チャネル出力、LVDS、1.8V、2.5V、3.3V バッファ LMK1D1208 — 8 チャネル出力、LVDS、1.8V、2.5V、3.3V バッファ LMK1D1208I — I²C 搭載、8 チャネル出力、1.8V、2.5V、3.3V LVDS バッファ LMK1D1208P — ピンによる制御機能搭載、8 チャネル出力、1.8V、2.5V、3.3V LVDS バッファ LMK1D1212 — 12 チャネル出力、1.8V、2.5V、3.3V LVDS バッファ LMK1D1216 — 16 チャネル出力、1.8V、2.5V、3.3V LVDS バッファ LMK1D2102 — デュアル・バンク、2 チャネル出力、LVDS、1.8V、2.5V、3.3V バッファ LMK1D2102L — 低付加ジッタ LVDS バッファ LMK1D2104 — 1.8V と 2.5V と 3.3V いずれかの電源電圧で動作、デュアル バンク、4 チャネル出力、LVDS、バッファ LMK1D2106 — デュアル・バンク、6 チャネル出力、1.8V、2.5V、3.3V LVDS バッファ LMK1D2108 — デュアル・バンク、8 チャネル出力、1.8V、2.5V、3.3V LVDS バッファ
クロック・ジェネレータ
LMK03318 — シングル PLL 搭載、超低ジッタ、クロック・ジェネレータ・ファミリ LMK03328 — 2 個の独立 PLL 搭載、超低ジッタ・クロック・ジェネレータ・ファミリ LMK03806 — 14 出力を搭載した超低ジッタ・クロック・ジェネレータ
IQ 復調器
LMX8410L — シンセサイザ内蔵高性能ミキサ
クロック ジッタ クリーナ
LMK04208 — 6 個のプログラマブル出力採用、超低ノイズ、クロック・ジッタ・クリーナ LMK04368-EP — エンハンスド製品、超低ノイズ、3.2GHz、JESD204C、ジッタ クリーナ LMK04714-Q1 — 車載対応、 超低ノイズ、3.2GHz、JESD204B と JESD204C に対応、デュアル ループ クロック ジッタ クリーナ LMK04803 — デュアル・カスケード接続 PLL と 1.9GHz VCO 内蔵、低ノイズのクロック・ジッタ・クリーナ LMK04805 — デュアル・カスケード接続 PLL と 2.2GHz VCO 内蔵、低ノイズのクロック・ジッタ・クリーナ LMK04806 — デュアル・カスケード接続 PLL と 2.5GHz VCO 内蔵、低ノイズのクロック・ジッタ・クリーナ LMK04808 — デュアル・ループ PLL と 2.9GHz VCO 内蔵、低ノイズ・クロック・ジッタ・クリーナ LMK04816 — デュアル・ループ PLL 搭載、3 入力、低ノイズ・クロック・ジッタ・クリーナ LMK04821 — JESD204B サポート、超低ジッタ・シンセサイザとジッタ・クリーナ LMK04826 — 1840 ～ 1970MHz の VCO0 内蔵、超低ノイズ、JESD204B 準拠クロック・ジッタ・クリーナ LMK04828 — 2370 ～ 2630MHz の VCO0 内蔵、超低ノイズ、JESD204B 準拠クロック・ジッタ・クリーナ。 LMK04828-EP — 55 ～ 105℃ の温度範囲、超低ノイズ、JESD204B 準拠クロック・ジッタ・クリーナ LMK04832 — 超低ノイズ、3.2GHz、15 出力、JESD204B クロック・ジッタ・クリーナ、デュアル・ループ PLL 付き LMK04832-SEP — 耐放射線特性、30krad、超低ノイズ、3.2GHz、15 出力、JESD204C クロック・ジッタ・クリーナ LMK04832-SP — 放射線耐性保証 (RHA)、超低ノイズ、3.2GHz、15 出力、クロック・ジッタ・クリーナ LMK04906 — 6 個のプログラマブル出力、超低ノイズ、クロック・ジッタ・クリーナ / 逓倍器
クロック ネットワーク シンクロナイザ
LMK05028 — 低ジッタ・デュアルチャネル・ネットワーク・シンクロナイザ・クロック LMK05318 — BAW (バルク弾性波) 対応、超低ジッタのシングルチャネル・ネットワーク・シンクロナイザ・クロック LMK05318B — BAW (バルク弾性波) 対応、超低ジッタのシングルチャネル・ネットワーク・シンクロナイザ・クロック LMK05318B-Q1 — 車載、超低ジッタのネットワーク シンクロナイザとクロック ジェネレータ LMK5B33216 — 2.5GHz のバルク弾性波発振器 (BAW VCO) を内蔵し 16 出力、3 個の DPLL と APLL (デジタルとアナログの PLL) を採用したネットワーク・シンクロナイザ LMK5B33414 — 2.5GHz のバルク弾性波発振器 (BAW VCO) を内蔵し 14 出力、3 個の DPLL と APLL (デジタルとアナログの PLL) を採用したネットワーク・シンクロナイザ LMK5C33216 — ワイヤレス通信向け、JESD204B 対応、BAW (バルク弾性波) 搭載、超低ジッタ・クロック・シンクロナイザ LMK5C33216A — JESD204B/C 対応、BAW VCO (バルク弾性波電圧制御発振器) 搭載、3 個の DPLL (デジタル PLL)、3 個の APLL (アナログ PLL)、2 個の入力と 16 個の出力、ネ
ハードウェア開発
評価ボード
LMK04832EVM — LMK04832 超低ノイズ、3.2GHz、15 出力、JESD204B クロック・ジッタ・クリーナ用評価モジュール LMX2571EPEVM — LMX2571-EP 1.34GHz、低消費電力、極限温度拡張 RF シンセサイザの評価基板 LMX2594PSEVM — LMX2594 複数のデバイスの位相同期機能搭載、15GHz RF シンセサイザの評価基板 XMICR-3P-LMX2492 — LMX2492 X-MWblock evaluation modules XMICR-3P-LMX2572 — LMX2572 X-MWblock evaluation modules XMICR-3P-LMX2592 — LMX2592 X-MWblock evaluation modules XMICR-3P-LMX2594 — LMX2594 X-MWblock evaluation modules XMICR-3P-LMX2595 — LMX2595 X-MWblock evaluation modules
ソフトウェア
アプリケーション・ソフトウェアとフレームワーク
TICSPRO-SW — TICS (テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェア
IDE (統合開発環境)、コンパイラ、またはデバッガ
CODELOADER — CodeLoader デバイス・レジスタ・プログラミング
サポート・ソフトウェア
LMX9830-SW — LMX9830 アプリケーション・ノート、ソフトウェア、およびツール LMX9838-SW — LMX9838 アプリケーション・ノート、ソフトウェア、およびツール
ダウンロードオプション
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
リクエスト
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
VQFN (RGT) 16 Ultra Librarian
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ