ホーム マイコン (MCU) / プロセッサ Arm ベースのプロセッサ
ホーム
マイコン (MCU) / プロセッサ
Arm ベースのプロセッサ

DRA74P

アクティブ

ISP を統合し DRA74x SoC プロセッサとピン互換のマルチコア SoC プロセッサ

ご注文はこちら
データシート
ユーザー ガイド
エラッタ

DRA74P

アクティブ
データシート ご注文はこちら

製品詳細

Arm CPU 2 Arm Cortex-A15 Arm (max) (MHz) 1500 Coprocessors 2 Dual Arm Cortex-M4 CPU 32-bit Graphics acceleration 1 2D, 2 3D Display type 1 HDMI, 3 LCD Protocols Ethernet Ethernet MAC 1-Port 10/100/1000, 2-Port 1Gb switch PCIe 1 PCIe Gen 2 Hardware accelerators 1 Image Subsystem Processor, 1 Image Video Accelerator, 2 Viterbi Decoder, Audio Tracking Features Multimedia Operating system Android, Linux, RTOS Security Cryptography, Debug security, Device identity, Isolation firewalls, Secure boot, Secure storage & programming, Software IP protection Rating Automotive Operating temperature range (°C) -40 to 125
Arm CPU 2 Arm Cortex-A15 Arm (max) (MHz) 1500 Coprocessors 2 Dual Arm Cortex-M4 CPU 32-bit Graphics acceleration 1 2D, 2 3D Display type 1 HDMI, 3 LCD Protocols Ethernet Ethernet MAC 1-Port 10/100/1000, 2-Port 1Gb switch PCIe 1 PCIe Gen 2 Hardware accelerators 1 Image Subsystem Processor, 1 Image Video Accelerator, 2 Viterbi Decoder, Audio Tracking Features Multimedia Operating system Android, Linux, RTOS Security Cryptography, Debug security, Device identity, Isolation firewalls, Secure boot, Secure storage & programming, Software IP protection Rating Automotive Operating temperature range (°C) -40 to 125
FCCSP (ABZ) 760 529 mm² 23 x 23
  • Architecture Designed for Infotainment Applications
  • Video, Image, and Graphics Processing Support
    • Full-HD Video (1920 × 1080p, 60 fps)
    • Multiple Video Input and Video Output
    • 2D and 3D Graphics
  • Dual Arm® Cortex®-A15 Microprocessor Subsystem
  • Up to Two C66x Floating-Point VLIW DSP
    • Fully Object-Code Compatible with C67x and C64x+
    • Up to Thirty-Two 16 x 16-Bit Fixed-Point Multiplies per Cycle
  • Up to 2.5MB of On-Chip L3 RAM
  • Level 3 (L3) and Level 4 (L4) Interconnects
  • Two DDR2/DDR3/DDR3L Memory Interface (EMIF) Modules
    • Supports up to DDR2-800 and DDR3-1333
    • Up to 2GB Supported per EMIF
  • Dual ARM® Cortex®-M4 Image Processing Units (IPU)
  • Up to Two Embedded Vision Engines (EVEs)
  • Imaging Subsystem (ISS)
    • Image Signal Processor (ISP)
    • Wide Dynamic Range and Lens Distortion Correction (WDR and Mesh LDC)
    • One Camera Adaptation Layer (CAL_B)
  • IVA Subsystem
  • Display Subsystem
    • Display Controller with DMA Engine and up to Three Pipelines
    • HDMI™ Encoder: HDMI 1.4a and DVI 1.0 Compliant
  • Video Processing Engine (VPE)
  • 2D-Graphics Accelerator (BB2D) Subsystem
    • Vivante® GC320 Core
  • Dual-Core PowerVR® SGX544 3D GPU
  • Two Video Input Port (VIP) Modules
    • Support for up to Eight Multiplexed Input Ports
  • General-Purpose Memory Controller (GPMC)
  • Enhanced Direct Memory Access (EDMA) Controller
  • 2-Port Gigabit Ethernet (GMAC)
  • Sixteen 32-Bit General-Purpose Timers
  • 32-Bit MPU Watchdog Timer
  • Five Inter-Integrated Circuit (I2C) Ports
  • HDQ™/1-Wire® Interface
  • SATA Interface
  • Media Local Bus (MLB) Subsystem
  • Ten Configurable UART/IrDA/CIR Modules
  • Four Multichannel Serial Peripheral Interfaces (McSPI)
  • Quad SPI (QSPI)
  • Eight Multichannel Audio Serial Port (McASP) Modules
  • SuperSpeed USB 3.0 Dual-Role Device
  • Three High-Speed USB 2.0 Dual-Role Devices
  • Four MultiMedia Card/Secure Digital/Secure Digital Input Output Interfaces (MMC™/SD®/SDIO)
  • PCI Express® 3.0 Subsystems with Two 5-Gbps Lanes
    • One 2-Lane Gen2-Compliant Port
    • or Two 1-Lane Gen2-Compliant Ports
  • Up to Two Controller Area Network (DCAN) Modules
    • CAN 2.0B Protocol
  • Modular Controller Area Network (MCAN) Module
    • CAN 2.0B Protocol with Available FD (Flexible Data Rate) Functionality
  • Up to 247 General-Purpose I/O (GPIO) Pins
  • Real-Time Clock Subsystem (RTCSS)
  • Device Security Features
    • Hardware Crypto Accelerators and DMA
    • Firewalls
    • JTAG® Lock
    • Secure Keys
    • Secure ROM and Boot
    • Customer Programmable Keys and OTP Data
  • Power, Reset, and Clock Management
  • On-Chip Debug with CTools Technology
  • 28-nm CMOS Technology
  • 23 mm × 23 mm, 0.8-mm Pitch, 760-Pin BGA (ABZ)
  • Architecture Designed for Infotainment Applications
  • Video, Image, and Graphics Processing Support
    • Full-HD Video (1920 × 1080p, 60 fps)
    • Multiple Video Input and Video Output
    • 2D and 3D Graphics
  • Dual Arm® Cortex®-A15 Microprocessor Subsystem
  • Up to Two C66x Floating-Point VLIW DSP
    • Fully Object-Code Compatible with C67x and C64x+
    • Up to Thirty-Two 16 x 16-Bit Fixed-Point Multiplies per Cycle
  • Up to 2.5MB of On-Chip L3 RAM
  • Level 3 (L3) and Level 4 (L4) Interconnects
  • Two DDR2/DDR3/DDR3L Memory Interface (EMIF) Modules
    • Supports up to DDR2-800 and DDR3-1333
    • Up to 2GB Supported per EMIF
  • Dual ARM® Cortex®-M4 Image Processing Units (IPU)
  • Up to Two Embedded Vision Engines (EVEs)
  • Imaging Subsystem (ISS)
    • Image Signal Processor (ISP)
    • Wide Dynamic Range and Lens Distortion Correction (WDR and Mesh LDC)
    • One Camera Adaptation Layer (CAL_B)
  • IVA Subsystem
  • Display Subsystem
    • Display Controller with DMA Engine and up to Three Pipelines
    • HDMI™ Encoder: HDMI 1.4a and DVI 1.0 Compliant
  • Video Processing Engine (VPE)
  • 2D-Graphics Accelerator (BB2D) Subsystem
    • Vivante® GC320 Core
  • Dual-Core PowerVR® SGX544 3D GPU
  • Two Video Input Port (VIP) Modules
    • Support for up to Eight Multiplexed Input Ports
  • General-Purpose Memory Controller (GPMC)
  • Enhanced Direct Memory Access (EDMA) Controller
  • 2-Port Gigabit Ethernet (GMAC)
  • Sixteen 32-Bit General-Purpose Timers
  • 32-Bit MPU Watchdog Timer
  • Five Inter-Integrated Circuit (I2C) Ports
  • HDQ™/1-Wire® Interface
  • SATA Interface
  • Media Local Bus (MLB) Subsystem
  • Ten Configurable UART/IrDA/CIR Modules
  • Four Multichannel Serial Peripheral Interfaces (McSPI)
  • Quad SPI (QSPI)
  • Eight Multichannel Audio Serial Port (McASP) Modules
  • SuperSpeed USB 3.0 Dual-Role Device
  • Three High-Speed USB 2.0 Dual-Role Devices
  • Four MultiMedia Card/Secure Digital/Secure Digital Input Output Interfaces (MMC™/SD®/SDIO)
  • PCI Express® 3.0 Subsystems with Two 5-Gbps Lanes
    • One 2-Lane Gen2-Compliant Port
    • or Two 1-Lane Gen2-Compliant Ports
  • Up to Two Controller Area Network (DCAN) Modules
    • CAN 2.0B Protocol
  • Modular Controller Area Network (MCAN) Module
    • CAN 2.0B Protocol with Available FD (Flexible Data Rate) Functionality
  • Up to 247 General-Purpose I/O (GPIO) Pins
  • Real-Time Clock Subsystem (RTCSS)
  • Device Security Features
    • Hardware Crypto Accelerators and DMA
    • Firewalls
    • JTAG® Lock
    • Secure Keys
    • Secure ROM and Boot
    • Customer Programmable Keys and OTP Data
  • Power, Reset, and Clock Management
  • On-Chip Debug with CTools Technology
  • 28-nm CMOS Technology
  • 23 mm × 23 mm, 0.8-mm Pitch, 760-Pin BGA (ABZ)

DRA74xP and DRA75xP (Jacinto 6 Plus) automotive applications processors are built to meet the intense processing needs of the modern digital cockpit automobile experiences.

The device enables Original-Equipment Manufacturers (OEMs) and Original-Design Manufacturers (ODMs) to quickly implement innovative connectivity technologies, speech recognition, audio streaming, and more. Jacinto 6 Plus devices bring high processing performance through the maximum flexibility of a fully integrated mixed processor solution. The devices also combine programmable video processing with a highly integrated peripheral set.

Programmability is provided by dual-core Arm Cortex-A15 RISC CPUs with Neon™ extension, TI C66x VLIW floating-point DSP core, and Vision AccelerationPac (with one or more EVEs). The Arm allows developers to keep control functions separate from other algorithms programmed on the DSP and coprocessors, thus reducing the complexity of the system software.

Additionally, TI provides a complete set of development tools for the Arm, DSP, and EVE coprocessor, including C compilers and a debugging interface for visibility into source code.

Cryptographic acceleration is available in all devices. All other supported security features, including support for secure boot, debug security and support for trusted execution environment are available on High-Security (HS) devices. For more information about HS devices, contact your TI representative.

The DRA74xP and DRA75xP Jacinto 6 Plus processor family is qualified according to the AEC-Q100 standard.

DRA74xP and DRA75xP (Jacinto 6 Plus) automotive applications processors are built to meet the intense processing needs of the modern digital cockpit automobile experiences.

The device enables Original-Equipment Manufacturers (OEMs) and Original-Design Manufacturers (ODMs) to quickly implement innovative connectivity technologies, speech recognition, audio streaming, and more. Jacinto 6 Plus devices bring high processing performance through the maximum flexibility of a fully integrated mixed processor solution. The devices also combine programmable video processing with a highly integrated peripheral set.

Programmability is provided by dual-core Arm Cortex-A15 RISC CPUs with Neon extension, TI C66x VLIW floating-point DSP core, and Vision AccelerationPac (with one or more EVEs). The Arm allows developers to keep control functions separate from other algorithms programmed on the DSP and coprocessors, thus reducing the complexity of the system software.

Additionally, TI provides a complete set of development tools for the Arm, DSP, and EVE coprocessor, including C compilers and a debugging interface for visibility into source code.

Cryptographic acceleration is available in all devices. All other supported security features, including support for secure boot, debug security and support for trusted execution environment are available on High-Security (HS) devices. For more information about HS devices, contact your TI representative.

The DRA74xP and DRA75xP Jacinto 6 Plus processor family is qualified according to the AEC-Q100 standard.

DRA74xP and DRA75xP (Jacinto 6 Plus) automotive applications processors are built to meet the intense processing needs of the modern digital cockpit automobile experiences.

The device enables Original-Equipment Manufacturers (OEMs) and Original-Design Manufacturers (ODMs) to quickly implement innovative connectivity technologies, speech recognition, audio streaming, and more. Jacinto 6 Plus devices bring high processing performance through the maximum flexibility of a fully integrated mixed processor solution. The devices also combine programmable video processing with a highly integrated peripheral set.

Programmability is provided by dual-core Arm Cortex-A15 RISC CPUs with Neon™ extension, TI C66x VLIW floating-point DSP core, and Vision AccelerationPac (with one or more EVEs). The Arm allows developers to keep control functions separate from other algorithms programmed on the DSP and coprocessors, thus reducing the complexity of the system software.

Additionally, TI provides a complete set of development tools for the Arm, DSP, and EVE coprocessor, including C compilers and a debugging interface for visibility into source code.

Cryptographic acceleration is available in all devices. All other supported security features, including support for secure boot, debug security and support for trusted execution environment are available on High-Security (HS) devices. For more information about HS devices, contact your TI representative.

The DRA74xP and DRA75xP Jacinto 6 Plus processor family is qualified according to the AEC-Q100 standard.

DRA74xP and DRA75xP (Jacinto 6 Plus) automotive applications processors are built to meet the intense processing needs of the modern digital cockpit automobile experiences.

The device enables Original-Equipment Manufacturers (OEMs) and Original-Design Manufacturers (ODMs) to quickly implement innovative connectivity technologies, speech recognition, audio streaming, and more. Jacinto 6 Plus devices bring high processing performance through the maximum flexibility of a fully integrated mixed processor solution. The devices also combine programmable video processing with a highly integrated peripheral set.

Programmability is provided by dual-core Arm Cortex-A15 RISC CPUs with Neon extension, TI C66x VLIW floating-point DSP core, and Vision AccelerationPac (with one or more EVEs). The Arm allows developers to keep control functions separate from other algorithms programmed on the DSP and coprocessors, thus reducing the complexity of the system software.

Additionally, TI provides a complete set of development tools for the Arm, DSP, and EVE coprocessor, including C compilers and a debugging interface for visibility into source code.

Cryptographic acceleration is available in all devices. All other supported security features, including support for secure boot, debug security and support for trusted execution environment are available on High-Security (HS) devices. For more information about HS devices, contact your TI representative.

The DRA74xP and DRA75xP Jacinto 6 Plus processor family is qualified according to the AEC-Q100 standard.
filter その他の Arm ベースのプロセッサ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
40 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート DRA75xP, DRA74xP Infotainment Applications Processor Silicon Revision 1.0 データシート (Rev. F) PDF | HTML 2018年 12月 10日
* エラッタ DRA7xx Silicon Errata (Rev. B) PDF | HTML 2024年 9月 8日
* ユーザー・ガイド DRA77xP, DRA76xP, DRA75xP, DRA74xP Technical Reference Manual (Rev. D) PDF | HTML 2024年 5月 25日
アプリケーション・ノート Integrating virtual DRM between VISION SDK and PSDK on Jacinto6 SOC PDF | HTML 2021年 5月 5日
その他の技術資料 Building your application with security in mind (Rev. E) 2020年 10月 28日
アプリケーション・ノート IVA-HD Sharing Between VISION-SDK and PSDKLA on Jacinto6 SoC PDF | HTML 2020年 8月 24日
アプリケーション・ノート AM57x, DRA7x, and TDA2x EMIF Tools (Rev. E) 2020年 1月 6日
アプリケーション・ノート Integrating New Cameras With Video Input Port on DRA7xx SoCs PDF | HTML 2019年 6月 11日
アプリケーション・ノート Achieving Early CAN Response on DRA7xx Devices 2018年 11月 28日
アプリケーション・ノート DRA74x_75x/DRA72x Performance (Rev. A) 2018年 10月 31日
アプリケーション・ノート Audio Post Processing Engine on Jacinto™ DRA7x Family of Devices 2018年 9月 14日
アプリケーション・ノート The Implementation of YUV422 Output for SRV 2018年 8月 2日
アプリケーション・ノート MMC DLL Tuning (Rev. B) 2018年 7月 31日
アプリケーション・ノート Integrating AUTOSAR on TI SoC: Fundamentals 2018年 6月 18日
アプリケーション・ノート ECC/EDC on TDAxx (Rev. B) 2018年 6月 13日
アプリケーション・ノート Tools and Techniques to Root Case Failures in Video Capture Subsystem 2018年 6月 12日
アプリケーション・ノート Sharing VPE Between VISIONSDK and PSDKLA 2018年 5月 4日
アプリケーション・ノート Android Boot Optimization on DRA7xx Devices (Rev. A) 2018年 2月 13日
アプリケーション・ノート Flashing Utility - mflash 2018年 1月 9日
アプリケーション・ノート Using Peripheral Boot and DFU for Rapid Development on Jacinto 6 Devices (Rev. A) 2017年 11月 30日
アプリケーション・ノート Optimizing DRA7xx and TDA2xx Processors for use with Video Display SERDES (Rev. B) 2017年 11月 7日
アプリケーション・ノート A Guide to Debugging With CCS on the DRA75x, DRA74x, TDA2x and TDA3x Family of D (Rev. B) 2017年 11月 3日
アプリケーション・ノート Optimization of GPU-Based Surround View on TI’s TDA2x SoC 2017年 9月 12日
アプリケーション・ノート Using DSS Write-Back Pipeline for RGB-to-YUV Conversion on DRA7xx Devices 2017年 8月 14日
アプリケーション・ノート Software Guidelines to EMIF/DDR3 Configuration on DRA7xx Devices 2017年 7月 12日
ホワイト・ペーパー 自動車コックピットの革新 英語版 2017年 7月 10日
アプリケーション・ノート Linux Boot Time Optimizations on DRA7xx Devices 2017年 3月 31日
アプリケーション・ノート Interfacing DRA75x and DRA74x Audio to Analog Codecs (Rev. A) 2017年 2月 17日
アプリケーション・ノート Early Splash Screen on DRA7x Devices 2017年 1月 31日
アプリケーション・ノート Quality of Service (QoS) Knobs for DRA74x, DRA75x & TDA2x Family of Devices (Rev. A) 2016年 12月 15日
アプリケーション・ノート Gstreamer Migration Guidelines 2016年 4月 26日
ユーザー・ガイド Jacinto6 Android Video Decoder Software Design Specification User's Guide 2016年 4月 21日
ユーザー・ガイド Jacinto6 Android Video Encoder Software Design Specification User's Guide 2016年 4月 21日
アプリケーション・ノート Flashing Binaries to DRA7xx Factory Boards Using DFU 2016年 4月 14日
アプリケーション・ノート Tools and Techniques for Audio Debugging 2016年 4月 13日
アプリケーション・ノート Debugging Tools and Techniques With IPC3.x 2016年 3月 30日
アプリケーション・ノート Modifying Memory Usage for IPUMM Applications Loaded IPC 3.x for DRA75x, DRA74x (Rev. A) 2016年 1月 15日
ホワイト・ペーパー Informational ADAS as Software Upgrade to Today’s Infotainment Systems 2014年 10月 14日
アプリケーション・ノート Guide to fix Perf Issues Using QoS Knobs for DRA74x, DRA75x, TDA2x & TD3x Device 2014年 8月 13日
ホワイト・ペーパー Today’s high-end infotainment soon becoming mainstream 2014年 6月 2日

設計および開発

各種電源ソリューション

DRA74P に関連する、利用可能な電源ソリューションを検索できます。TI は、自社と他社それぞれのシステム オン チップ (SoC)、プロセッサ、マイコン、センサ、フィールド プログラマブル ゲート アレイ (FPGA) に適した、各種電源ソリューションを取り揃えています。

ソリューションを表示
評価ボード

J6PEVM577P — DRA7xP の評価モジュール

DRA77xP/DRA76xP-ACD は、DRA77xP と DRA76xP の各 JacintoTM インフォテインメント SoC (システム・オン・チップ) 全体にまたがるスケーラビリティと再使用を実現する設計を採用した評価プラットフォームです。このプラットフォームは異種のスケーラブル・アーキテクチャ採用の Jacinto DRA77xP SoC をベースとしており、この SoC は、2 個の Arm Cortex-A15 マイクロプロセッサ・ユニット、2 個の Arm® Cortex®-M4 プロセッシング・サブシステム (各サブシステムが 2 個の Arm Cortex (...)

購入先：SVTRONICS INC
ユーザー ガイド: PDF
パートナー サイトへアクセス
ソフトウェア開発キット (SDK)

PROCESSOR-SDK-ANDROID-AUTOMOTIVE-DRA7X

Processor SDK Linux Automotive

Processor SDK Linux Automotive is the foundational software development platform for TI's Jacinto™ DRAx family of Infotainment SoCs. The software framework allows users to develop feature-rich Infotainment solutions such as reconfigurable digital instrument (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

製品
Arm ベースのプロセッサ
DRA710 — グラフィック機能搭載、インフォテインメントとクラスタ向け、600MHz Arm Cortex-A15 SoC プロセッサ DRA712 — インフォテインメントとクラスタ向けグラフィック機能とデュアル Arm Cortex-M4 搭載、600MHz Arm Cortex-A15 SoC プロセッサ DRA714 — グラフィック機能と DSP 搭載、インフォテインメントとクラスタ向け、600MHz Arm Cortex-A15 SoC プロセッサ DRA716 — インフォテインメントとクラスタ向け、グラフィック機能と DSP 搭載、800MHz Arm Cortex-A15 SoC プロセッサ DRA718 — グラフィック機能と DSP 搭載、インフォテインメントとクラスタ向け、1GHz Arm Cortex-A15 SoC プロセッサ DRA722 — 車載インフォテインメントとクラスタ向け、グラフィック機能と DSP 搭載、800MHz Arm Cortex-A15 SoC プロセッサ DRA724 — 車載インフォテインメントとクラスタ向け、グラフィック機能と DSP 搭載、1GHz Arm Cortex-A15 SoC プロセッサ DRA725 — 車載インフォテインメントとクラスタ向け、グラフィック機能と DSP 搭載、1.2GHz Arm Cortex-A15 SoC プロセッサ DRA726 — 1.5GHz Arm Cortex-A15、インフォテインメントとクラスタ向けのグラフィックスと DSP 搭載 DRA74P — ISP を統合し DRA74x SoC プロセッサとピン互換のマルチコア SoC プロセッサ DRA75P — ISP を統合し DRA75x SoC とピン互換のインフォテインメント・アプリケーション向けマルチコア SoC プロセッサ DRA76P — ISP を使用したデジタル コックピット アプリケーション向け高性能マルチコア SoC DRA77P — ペリフェラル拡張と ISP を使用したデジタル・コックピット・アプリケーション向け高性能マルチコア SoC DRA790 — オーディオ アンプ向け 500MHz C66x DSP 搭載 300 MHz Arm Cortex-A15 SoC プロセッサ DRA791 — オーディオ アンプ向け 750MHz C66x DSP 搭載 300 MHz Arm Cortex-A15 SoC プロセッサ DRA793 — オーディオ アンプ向け、750MHz C66x DSP 搭載、500MHz Arm Cortex-A15 SoC プロセッサ DRA797 — オーディオ アンプ向け、750MHz C66x DSP 搭載、800MHz Arm Cortex-A15 SoC プロセッサ
デジタル信号プロセッサ (DSP)
DRA780 — オーディオ アンプ向け、500MHz C66x DSP と 2 個のデュアル Arm Cortex-M4 搭載、SoC プロセッサ DRA781 — オーディオ アンプ向け、750MHz C66x DSP と 2 個のデュアル Arm Cortex-M4 搭載、SoC プロセッサ DRA782 — オーディオ アンプ向け、2 個の 500 MHz C66x DSP と 2 個のデュアル Arm Cortex-M4 搭載、SoC プロセッサ DRA783 — オーディオ アンプ向け、2 個の 750 MHz C66x DSP と 2 個のデュアル Arm Cortex-M4 搭載、SoC プロセッサ DRA785 — オーディオ・アンプ向け、2x 1000 MHz C66x DSP と 2 つのデュアル Arm Cortex-M4 搭載、SoC プロセッサ DRA786 — オーディオ アンプ向け、2 個の 500MHz C66x DSP と 2 個のデュアル Arm Cortex-M4 と EVE 搭載、SoC プロセッサ DRA787 — オーディオ アンプ向け、2 個の 750MHz C66x DSP と 2 個のデュアル Arm Cortex-M4 と EVE 搭載、SoC プロセッサ DRA788 — オーディオ アンプ向け、2 個の 1000MHz C66x DSP と 1 個の EVE と 2 個のデュアル Arm Cortex-M4 搭載、SoC プロセッサ
ダウンロードオプション
ソフトウェア開発キット (SDK)

PROCESSOR-SDK-LINUX-AUTOMOTIVE-DRA7X — PROCESSOR-SDK-LINUX-AUTOMOTIVE-DRA7X

Processor SDK Linux Automotive

Processor SDK Linux Automotive is the foundational software development platform for TI's Jacinto™ DRAx family of Infotainment SoCs. The software framework allows users to develop feature-rich Infotainment solutions such as reconfigurable digital instrument (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

製品
Arm ベースのプロセッサ
DRA710 — グラフィック機能搭載、インフォテインメントとクラスタ向け、600MHz Arm Cortex-A15 SoC プロセッサ DRA712 — インフォテインメントとクラスタ向けグラフィック機能とデュアル Arm Cortex-M4 搭載、600MHz Arm Cortex-A15 SoC プロセッサ DRA714 — グラフィック機能と DSP 搭載、インフォテインメントとクラスタ向け、600MHz Arm Cortex-A15 SoC プロセッサ DRA716 — インフォテインメントとクラスタ向け、グラフィック機能と DSP 搭載、800MHz Arm Cortex-A15 SoC プロセッサ DRA718 — グラフィック機能と DSP 搭載、インフォテインメントとクラスタ向け、1GHz Arm Cortex-A15 SoC プロセッサ DRA722 — 車載インフォテインメントとクラスタ向け、グラフィック機能と DSP 搭載、800MHz Arm Cortex-A15 SoC プロセッサ DRA724 — 車載インフォテインメントとクラスタ向け、グラフィック機能と DSP 搭載、1GHz Arm Cortex-A15 SoC プロセッサ DRA725 — 車載インフォテインメントとクラスタ向け、グラフィック機能と DSP 搭載、1.2GHz Arm Cortex-A15 SoC プロセッサ DRA726 — 1.5GHz Arm Cortex-A15、インフォテインメントとクラスタ向けのグラフィックスと DSP 搭載 DRA746 — 車載インフォテインメントとクラスタ向け、グラフィック機能と DSP 搭載、デュアル 1.5GHz Arm Cortex-A15 SoC プロセッサ DRA74P — ISP を統合し DRA74x SoC プロセッサとピン互換のマルチコア SoC プロセッサ DRA756 — インフォテインメント向け、デュアル 1.5GHz A15、デュアル EVE、デュアル DSP、拡張型ペリフェラル SoC プロセッサ DRA75P — ISP を統合し DRA75x SoC とピン互換のインフォテインメント・アプリケーション向けマルチコア SoC プロセッサ DRA76P — ISP を使用したデジタル コックピット アプリケーション向け高性能マルチコア SoC DRA77P — ペリフェラル拡張と ISP を使用したデジタル・コックピット・アプリケーション向け高性能マルチコア SoC DRA790 — オーディオ アンプ向け 500MHz C66x DSP 搭載 300 MHz Arm Cortex-A15 SoC プロセッサ DRA791 — オーディオ アンプ向け 750MHz C66x DSP 搭載 300 MHz Arm Cortex-A15 SoC プロセッサ DRA793 — オーディオ アンプ向け、750MHz C66x DSP 搭載、500MHz Arm Cortex-A15 SoC プロセッサ DRA797 — オーディオ アンプ向け、750MHz C66x DSP 搭載、800MHz Arm Cortex-A15 SoC プロセッサ
デジタル信号プロセッサ (DSP)
DRA780 — オーディオ アンプ向け、500MHz C66x DSP と 2 個のデュアル Arm Cortex-M4 搭載、SoC プロセッサ DRA781 — オーディオ アンプ向け、750MHz C66x DSP と 2 個のデュアル Arm Cortex-M4 搭載、SoC プロセッサ DRA782 — オーディオ アンプ向け、2 個の 500 MHz C66x DSP と 2 個のデュアル Arm Cortex-M4 搭載、SoC プロセッサ DRA783 — オーディオ アンプ向け、2 個の 750 MHz C66x DSP と 2 個のデュアル Arm Cortex-M4 搭載、SoC プロセッサ DRA785 — オーディオ・アンプ向け、2x 1000 MHz C66x DSP と 2 つのデュアル Arm Cortex-M4 搭載、SoC プロセッサ DRA786 — オーディオ アンプ向け、2 個の 500MHz C66x DSP と 2 個のデュアル Arm Cortex-M4 と EVE 搭載、SoC プロセッサ DRA787 — オーディオ アンプ向け、2 個の 750MHz C66x DSP と 2 個のデュアル Arm Cortex-M4 と EVE 搭載、SoC プロセッサ DRA788 — オーディオ アンプ向け、2 個の 1000MHz C66x DSP と 1 個の EVE と 2 個のデュアル Arm Cortex-M4 搭載、SoC プロセッサ
ダウンロードオプション
ソフトウェア開発キット (SDK)

PROCESSOR-SDK-RTOS-AUTOMOTIVE-DRA7X

Processor SDK Linux Automotive

Processor SDK Linux Automotive is the foundational software development platform for TI's Jacinto™ DRAx family of Infotainment SoCs. The software framework allows users to develop feature-rich Infotainment solutions such as reconfigurable digital instrument (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

製品
Arm ベースのプロセッサ
DRA710 — グラフィック機能搭載、インフォテインメントとクラスタ向け、600MHz Arm Cortex-A15 SoC プロセッサ DRA712 — インフォテインメントとクラスタ向けグラフィック機能とデュアル Arm Cortex-M4 搭載、600MHz Arm Cortex-A15 SoC プロセッサ DRA714 — グラフィック機能と DSP 搭載、インフォテインメントとクラスタ向け、600MHz Arm Cortex-A15 SoC プロセッサ DRA716 — インフォテインメントとクラスタ向け、グラフィック機能と DSP 搭載、800MHz Arm Cortex-A15 SoC プロセッサ DRA718 — グラフィック機能と DSP 搭載、インフォテインメントとクラスタ向け、1GHz Arm Cortex-A15 SoC プロセッサ DRA722 — 車載インフォテインメントとクラスタ向け、グラフィック機能と DSP 搭載、800MHz Arm Cortex-A15 SoC プロセッサ DRA724 — 車載インフォテインメントとクラスタ向け、グラフィック機能と DSP 搭載、1GHz Arm Cortex-A15 SoC プロセッサ DRA725 — 車載インフォテインメントとクラスタ向け、グラフィック機能と DSP 搭載、1.2GHz Arm Cortex-A15 SoC プロセッサ DRA726 — 1.5GHz Arm Cortex-A15、インフォテインメントとクラスタ向けのグラフィックスと DSP 搭載 DRA74P — ISP を統合し DRA74x SoC プロセッサとピン互換のマルチコア SoC プロセッサ DRA75P — ISP を統合し DRA75x SoC とピン互換のインフォテインメント・アプリケーション向けマルチコア SoC プロセッサ DRA76P — ISP を使用したデジタル コックピット アプリケーション向け高性能マルチコア SoC DRA77P — ペリフェラル拡張と ISP を使用したデジタル・コックピット・アプリケーション向け高性能マルチコア SoC DRA790 — オーディオ アンプ向け 500MHz C66x DSP 搭載 300 MHz Arm Cortex-A15 SoC プロセッサ DRA791 — オーディオ アンプ向け 750MHz C66x DSP 搭載 300 MHz Arm Cortex-A15 SoC プロセッサ DRA793 — オーディオ アンプ向け、750MHz C66x DSP 搭載、500MHz Arm Cortex-A15 SoC プロセッサ DRA797 — オーディオ アンプ向け、750MHz C66x DSP 搭載、800MHz Arm Cortex-A15 SoC プロセッサ
デジタル信号プロセッサ (DSP)
DRA780 — オーディオ アンプ向け、500MHz C66x DSP と 2 個のデュアル Arm Cortex-M4 搭載、SoC プロセッサ DRA781 — オーディオ アンプ向け、750MHz C66x DSP と 2 個のデュアル Arm Cortex-M4 搭載、SoC プロセッサ DRA782 — オーディオ アンプ向け、2 個の 500 MHz C66x DSP と 2 個のデュアル Arm Cortex-M4 搭載、SoC プロセッサ DRA783 — オーディオ アンプ向け、2 個の 750 MHz C66x DSP と 2 個のデュアル Arm Cortex-M4 搭載、SoC プロセッサ DRA785 — オーディオ・アンプ向け、2x 1000 MHz C66x DSP と 2 つのデュアル Arm Cortex-M4 搭載、SoC プロセッサ DRA786 — オーディオ アンプ向け、2 個の 500MHz C66x DSP と 2 個のデュアル Arm Cortex-M4 と EVE 搭載、SoC プロセッサ DRA787 — オーディオ アンプ向け、2 個の 750MHz C66x DSP と 2 個のデュアル Arm Cortex-M4 と EVE 搭載、SoC プロセッサ DRA788 — オーディオ アンプ向け、2 個の 1000MHz C66x DSP と 1 個の EVE と 2 個のデュアル Arm Cortex-M4 搭載、SoC プロセッサ
ダウンロードオプション
IDE (統合開発環境)、コンパイラ、またはデバッガ

CCSTUDIO — Code Composer Studio 統合開発環境（IDE）

Code Composer Studio is an integrated development environment (IDE) for TI's microcontrollers and processors. It is comprised of a rich suite of tools used to build, debug, analyze and optimize embedded applications. Code Composer Studio is available across Windows®, Linux® and macOS® platforms.

(...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

こちらの設計リソースは、このカテゴリに属する製品の大半をサポートしています。

サポート状況を確認するには、製品の詳細ページをご覧ください。
開始 ダウンロードオプション
オペレーティング・システム (OS)

GHS-3P-INTEGRITY-RTOS — Green Hills 社の INTEGRITY RTOS

Green Hills Software オペレーティング・システムの主力製品、INTEGRITY RTOS はパーティショニング・アーキテクチャを基盤として構築され、トータルな信頼性、絶対的なセキュリティ、および最大リアルタイム・パフォーマンスを実現する組込みシステムを提供しています。INTEGRITY はさまざまな業界での認定実績により、そのリーダーシップを裏付けられており、オペレーティング・システムのリアルタイムな安全性、セキュリティ、信頼性で高いレベルのソリューションを提供しています。

Green Hills Software の詳細については、www.ghs.com (...)
購入先：Green Hills Software
パートナー サイトへアクセス
サポート・ソフトウェア

VCTR-3P-MICROSAR — マイコンと HPC (高性能コンピュータ) 向け、Vector の MICROSAR AUTOSAR ソフトウェア

MICROSAR と DaVinci の各製品ファミリは、マイコンと HPC 向けの洗練された組込みソフトウェアと強力な開発ツールを通じて、ECU (電子制御ユニット) の開発のシンプル化に寄与します。高度なインフラ ソフトウェアを使用すると、ECU の最適な基盤を製作し、関連ツールを活用して、関係のある多様な開発タスクをシンプルにすることができます。MICROSAR 組込みソフトウェアの開発は、AUTOSAR CLASSIC や ADAPTIVE などの関連規格に準拠しています。このソフトウェアは、ISO 26262 に準拠した ASIL D (...)
購入先：Vector Informatik GmbH
View Options
シミュレーション・モデル

DRA7xxP and TDA2Px BSDL Files

SPRM750.ZIP (34 KB) - BSDL Model
ダウンロード
シミュレーション・モデル

DRA7xxP and TDA2Px IBIS Files

SPRM748.ZIP (36622 KB) - IBIS Model
ダウンロード
シミュレーション・モデル

DRA7xxP and TDA2Px Thermal Model

SPRM749.ZIP (2 KB) - Thermal Model
ダウンロード
計算ツール

CLOCKTREETOOL — Clock Tree Tool for Sitara™ ARM® Processors

The Clock Tree Tool (CTT) for Sitara™ ARM®, Automotive, and Digital Signal Processors is an interactive clock tree configuration software that provides information about the clocks and modules in these TI devices. It allows the user to:
  • Visualize the device clock tree
  • Interact with clock tree (...)
ユーザー ガイド: PDF
View Options
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
FCCSP (ABZ) 760 Ultra Librarian
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ