DRA78x プロセッサは、367 ボール、15×15mm、0.65mm ボール・ピッチ (信号には 0.8mm 間隔のルールを使用できます) で、Via Channel™ Array (VCA) テクノロジのボール・グリッド・アレイ (FCBGA) パッケージで供給されます。
このアーキテクチャは、コスト効率が重要なソリューションにおける車載用コプロセッサ、ハイブリッドのラジオ、およびアンプの高性能の同時動作用に設計されており、DRA75x (「Jacinto 6 EP」および「Jacinto 6 Ex」)、DRA74x「Jacinto 6」、DRA72x「Jacinto 6 Eco」、およびDRA71x「Jacinto 6 Entry」ファミリのインフォテインメント・プロセッサからの完全な拡張性があります。
さらに、テキサス・インスツルメンツ (TI) は Arm および DSP 用に完全な開発ツールのセットを提供しており、C コンパイラのほか、デバッグ・インターフェイスによってソースコードの実行を見通すことができます。
DRA78x Jacinto 6 RSP (ラジオ・サウンド・プロセッサ)デバイス・ファミリは、AEC-Q100標準に従って認定済みです。
このデバイスは電源レール・マッピングが単純化されているため、PMICソリューションのコストを低減できます。
The DRA78x processor is offered in a 367-ball, 15×15-mm, 0.65-mm ball pitch (0.8mm spacing rules can be used on signals) with Via Channel™ Array (VCA) technology, ball grid array (S-PBGA) package.
The architecture is designed to deliver high-performance concurrencies for automotive co-processor, hybrid radio and amplifier applications in a cost-effective solution, providing full scalability from the DRA75x ("Jacinto 6 EP" and "Jacinto 6 Ex"), DRA74x "Jacinto 6", DRA72x "Jacinto 6 Eco", and DRA71x "Jacinto 6 Entry" family of infotainment processors, including voice, HMI, multimedia and smartphone projection mode capabilities.
Additionally, TI provides a complete set of development tools for the Arm, and DSP, including C compilers and a debugging interface for visibility into source code execution.
The DRA78x Jacinto 6 RSP (Radio Sound Processor) device family is qualified according to the AEC-Q100 standard.
The device features a simplified power supply rail mapping which enables lower cost PMIC solutions.
DRA78x プロセッサは、367 ボール、15×15mm、0.65mm ボール・ピッチ (信号には 0.8mm 間隔のルールを使用できます) で、Via Channel™ Array (VCA) テクノロジのボール・グリッド・アレイ (FCBGA) パッケージで供給されます。
このアーキテクチャは、コスト効率が重要なソリューションにおける車載用コプロセッサ、ハイブリッドのラジオ、およびアンプの高性能の同時動作用に設計されており、DRA75x (「Jacinto 6 EP」および「Jacinto 6 Ex」)、DRA74x「Jacinto 6」、DRA72x「Jacinto 6 Eco」、およびDRA71x「Jacinto 6 Entry」ファミリのインフォテインメント・プロセッサからの完全な拡張性があります。
さらに、テキサス・インスツルメンツ (TI) は Arm および DSP 用に完全な開発ツールのセットを提供しており、C コンパイラのほか、デバッグ・インターフェイスによってソースコードの実行を見通すことができます。
DRA78x Jacinto 6 RSP (ラジオ・サウンド・プロセッサ)デバイス・ファミリは、AEC-Q100標準に従って認定済みです。
このデバイスは電源レール・マッピングが単純化されているため、PMICソリューションのコストを低減できます。
The DRA78x processor is offered in a 367-ball, 15×15-mm, 0.65-mm ball pitch (0.8mm spacing rules can be used on signals) with Via Channel™ Array (VCA) technology, ball grid array (S-PBGA) package.
The architecture is designed to deliver high-performance concurrencies for automotive co-processor, hybrid radio and amplifier applications in a cost-effective solution, providing full scalability from the DRA75x ("Jacinto 6 EP" and "Jacinto 6 Ex"), DRA74x "Jacinto 6", DRA72x "Jacinto 6 Eco", and DRA71x "Jacinto 6 Entry" family of infotainment processors, including voice, HMI, multimedia and smartphone projection mode capabilities.
Additionally, TI provides a complete set of development tools for the Arm, and DSP, including C compilers and a debugging interface for visibility into source code execution.
The DRA78x Jacinto 6 RSP (Radio Sound Processor) device family is qualified according to the AEC-Q100 standard.
The device features a simplified power supply rail mapping which enables lower cost PMIC solutions.