TLV840
- Operating voltage range : 0.7 V to 6 V
- Nano supply current : 120 nA (Typical)
- Fixed threshold voltage (VIT-): 0.8 V to 5.4 V
- Threshold voltages available in 100mV steps
- High accuracy: ±0.5% (Typical)
- Built-in hysteresis (VHYS): 5% (Typical)
- Reset time delay (tD): capacitor-based programmable (TLV840C, TLV840M)
- Minimum time delay: 40 µs (typical) without capacitor
- Active-low manual reset (MR) (TLV840M)
- Four output topologies:
- TLV840xxDL: open-drain, active-low (RESET)
- TLV840xxPL: push-pull, active-low (RESET)
- TLV840xxDH: open-drain, active-high (RESET)
- TLV840xxPH: push-pull, active-high (RESET)
- Wide temperature range: –40°C to +125°C
- Package: SOT23-5 (DBV)
The TLV840 family of voltage supervisors or reset ICs can operate at high voltage levels while maintaining very low quiescent current across the whole VDD and temperature range. TLV840 offers best combination of low power consumption, high accuracy and low propagation delay (tp_HL= 30 µs typical).
Reset output signal is asserted when the voltage at VDD drops below the negative voltage threshold (VIT-). Reset signal is cleared when VDD rise above VIT- plus hysteresis (VHYS) and the reset time delay (tD) expires. Reset time delay can be programmed by connecting a capacitor between the CT pin and ground for TLV840C and TLV840M. For a minimum reset delay time the CT pin can be left floating. TLV840N does not offer a programmable delay and offers fixed reset delay timing options: 40 µs, 2 ms, 10 ms, 30 ms, 50 ms, 80 ms, 100 ms, 150 ms, 200 ms.
Additional features: Low power-on reset voltage (VPOR), built-in glitch immunity protection for VDD, built-in hysteresis, low open-drain output leakage current (Ilkg(OD)). TLV840 is a perfect voltage monitoring solution for industrial applications and battery-powered / low-power applications.
技術資料
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
TLV840EVM — TLV840 調整可能なリセット遅延時間、低電圧スーパーバイザの評価基板
TLV840 評価基板 (EVM) は、5 ピン電圧スーパーバイザとリセット IC である TLV840 製品の性能評価を意図して設計済みです。TLV840 は、最大 6V の動作に対応していると同時に、最大誤差 2% の精度に加えて、1.2μA (最大) の低静止電流を維持します。
TLV840EVM は、あらゆるデバイス出力トポロジーをサポートしているほか、シャントを実装しており、オープン・ドレイン出力派生版の場合はジャンパ J1 への取り付けを行います。詳細については、TLV840 のデータシートをご覧ください。
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
設計とシミュレーション向けの環境である PSpice for TI (...)
パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
---|---|---|
SOT-23 (DBV) | 5 | Ultra Librarian |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点