TLV840-Q1
Qualified for automotive applications:
- AEC-Q100 qualified with the following results:
- Device temperature grade 1: –40°C to +125°C ambient operating temperature
- Device HBM ESD classification level 2
- Device CDM ESD classification level C7B
Designed for high performance:
- Nano supply current : 120 nA (Typ)
- High accuracy: ±0.5% (Typ)
- Built-in hysteresis (VHYS): 5% (Typ)
- Fixed threshold voltage (VIT-): 0.8 V to 5.4 V
Designed for a wide range of applications:
- Operating voltage range : 0.7 V to 6 V
- Fixed (VIT-) voltage: 0.8 V to 5.4 V in 0.1 V steps
- Programmable reset time delay (tD)
- Min time delay: 40 µs (typ) without capacitor
- Active-low manual reset (MR)
Multiple output topologies / Package type:
- Four output topologies (RESET / RESET):
- TLV840MADL-Q1: open-drain, active-low
- TLV840MAPL-Q1: push-pull, active-low
- TLV840MADH-Q1: open-drain, active-high
- TLV840MAPH-Q1: push-pull, active-high
- Package: SOT23-5 (DBV)
The TLV840-Q1 device is a voltage supervisor or reset IC that can operate at wide input voltage levels from 0.7 V to 6 V while maintaining very low quiescent current across the whole VDD and temperature range. TLV840-Q1 offers the best combination of low power consumption, high accuracy and low propagation delay (tp_HL= 30 µs typical).
Reset output signal is asserted when the voltage at VDD drops below the negative voltage threshold (VIT-). Reset signal is cleared when VDD rise above VIT- plus hysteresis (VHYS) and the reset time delay (tD) expires. Reset time delay can be programmed by connecting a capacitor between the CT pin and ground. For a minimum reset delay time the CT pin can be left floating. The TLV840-Q1, with its manual reset pin (MR), offers program flexibility by forcing the system into a hard reset when the pin is asserted.
Additional features: Low power-on reset voltage (VPOR), built-in glitch immunity protection for VDD, built-in hysteresis, low open-drain output leakage current (Ilkg(OD)). TLV840-Q1 is a perfect voltage monitoring solution for automotive applications and battery-powered / low-power applications.
技術資料
種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | データシート | TLV840-Q1 Nano-Power Voltage Supervisor with Adjustable Reset Time Delay データシート (Rev. A) | PDF | HTML | 2021年 4月 13日 | ||
機能安全情報 | TLV840-Q1 Functional Safety, FIT Rate, Failure Mode Distribution and Pin FMA | PDF | HTML | 2021年 4月 15日 | |||
EVM ユーザー ガイド (英語) | TLV840EVM Voltage Supervisor User's Guide | 2020年 2月 13日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
TLV840EVM — TLV840 調整可能なリセット遅延時間、低電圧スーパーバイザの評価基板
TLV840 評価基板 (EVM) は、5 ピン電圧スーパーバイザとリセット IC である TLV840 製品の性能評価を意図して設計済みです。TLV840 は、最大 6V の動作に対応していると同時に、最大誤差 2% の精度に加えて、1.2μA (最大) の低静止電流を維持します。
TLV840EVM は、あらゆるデバイス出力トポロジーをサポートしているほか、シャントを実装しており、オープン・ドレイン出力派生版の場合はジャンパ J1 への取り付けを行います。詳細については、TLV840 のデータシートをご覧ください。
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
設計とシミュレーション向けの環境である PSpice for TI (...)
パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
---|---|---|
SOT-23 (DBV) | 5 | Ultra Librarian |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点