CDCE62005
- Superior Performance:
- Low Noise Clock Generator: 550 fs rms typical (10 kHz to 20 MHz Integration Bandwidth),
FC = 100 MHz - Low Noise Jitter Cleaner: 2.6 ps rms typical (10 kHz to 20 MHz Integration Bandwidth),
FC = 100 MHz
- Low Noise Clock Generator: 550 fs rms typical (10 kHz to 20 MHz Integration Bandwidth),
- Flexible Frequency Planning:
- 5 Fully Configurable Outputs: LVPECL, LVDS, LVCMOS and Special High Swing Output Modes
- Unique Dual-VCO Architecture Supports a Wide Tuning Range: 1.750 GHz to 2.356 GHz
- Output Frequency Ranges from 4.25 MHz to 1.175 GHz in Synthesizer Mode
- Output Frequency up to 1.5 GHz in Fan-Out Mode
- Independent Coarse Skew Control on all Outputs
- High Flexibility:
- Integrated EEPROM Determines Device Configuration at Power-up
- Smart Input Multiplexer Automatically Switches Between One of Three Reference Inputs
- 7-mm × 7-mm 48-Pin VQFN Package (RGZ)
- –40°C to +85°C Temperature Range
The CDCE62005 is a high performance clock generator and distributor featuring low output jitter, a high degree of configurability via a SPI interface, and programmable start up modes determined by on-chip EEPROM. Specifically tailored for clocking data converters and high-speed digital signals, the CDCE62005 achieves jitter performance well under 1 ps RMS (10 kHz to 20 MHz integration bandwidth).
The CDCE62005 incorporates a synthesizer block with partially integrated loop filter, a clock distribution block including programmable output formats, and an input block featuring an innovative smart multiplexer. The clock distribution block includes five individually programmable outputs that can be configured to provide different combinations of output formats (LVPECL, LVDS, LVCMOS). Each output can also be programmed to a unique output frequency (up to 1.5 GHz) and skew relationship via a programmable delay block (note that frequency range depends on operational mode and output format selected). If all outputs are configured in single-ended mode (for example, LVCMOS), the CDCE62005 supports up to ten outputs. Each output can select one of four clock sources to condition and distribute including any of the three clock inputs or the output of the frequency synthesizer. The input block includes two universal differential inputs which support frequencies in the range of 40 kHz to 500 MHz and an auxiliary input that can be configured to connect to an external crystal via an on chip oscillator block.
The smart input multiplexer has two modes of operation, manual and automatic. In manual mode, the user selects the synthesizer reference via the SPI interface. In automatic mode, the input multiplexer will automatically select between the highest priority input clock available.
기술 자료
| 유형 | 직함 | 날짜 | ||
|---|---|---|---|---|
| * | Data sheet | CDCE62005 3:5 Clock Generator, Jitter Cleaner with Integrated Dual VCOs datasheet (Rev. G) | PDF | HTML | 2016/05/23 |
| User guide | TSW6011EVM Quick Start Guide (Rev. D) | 2016/08/17 | ||
| Application note | Clocking Design Guidelines: Unused Pins | 2015/11/19 | ||
| Application note | Effects of Clock Spur on High Speed DAC Performance (Rev. A) | 2015/05/18 | ||
| Application note | Effects of Clock Noise on High Speed DAC Performance | 2012/11/08 | ||
| Application note | Phase Noise Performance and Loop Bandwidth Optimization of CDCE62005 | 2011/08/11 | ||
| Application note | CDCE62005 Application Report | 2008/11/21 | ||
| Application note | LAN & WAN clock generation and muxing using the CDCE62005 | 2008/11/19 | ||
| User guide | Low Phase Noise Clock Evaluation Module — up to 1.5 Ghz | 2008/11/11 | ||
| Application note | CDCE62005 Phase Noise and Jitter Cleaning Performance | 2008/09/05 | ||
| Application note | CDCE62005 as Clock Solution for High-Speed ADCs | 2008/09/04 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
CDCE62005EVM — CDCE62005EVM 평가 모듈
DAC3152EVM — DAC3152 듀얼 채널, 10비트, 500MSPS 디지털-아날로그 컨버터 평가 모듈
DAC3152EVM은 설계자가 10바이트 와이드 DDR LVDS 데이터 입력, 매우 낮은 전력, 크기 및 지연 시간을 지원하는 텍사스 인스트루먼트의 듀얼 채널 10비트 500 MSPS DAC3152 DAC(디지털-아날로그 컨버터)의 성능을 평가할 수 있는 회로 기판입니다. 이 EVM은 DAC에서 RF로 I/Q 출력을 업컨버팅 할 수 있도록 350MHz~4.0GHz 직교 모듈레이터인 직접 RF TRF370333이 포함/불포함된 상태로 DAC3162를 테스트할 수 있는 유연한 환경을 제공합니다.
이 EVM은 TSW3100 패턴 생성기 (...)
DAC3162EVM — DAC3162 듀얼 채널, 12비트, 500MSPS 디지털-아날로그 컨버터 평가 모듈
DAC3162EVM은 설계자가 12바이트 와이드 DDR LVDS 데이터 입력, 매우 낮은 전력, 크기 및 지연 시간을 지원하는 텍사스 인스트루먼트의 듀얼 채널 12비트 500MSPS DAC3162 DAC(디지털-아날로그 컨버터)의 성능을 평가할 수 있는 회로 기판입니다. 이 EVM은 DAC에서 RF로 I/Q 출력을 업컨버팅 할 수 있도록 350MHz~4.0GHz 직교 모듈레이터인 직접 RF TRF370333이 포함/불포함된 상태로 DAC3162를 테스트할 수 있는 유연한 환경을 제공합니다.
이 EVM은 TSW3100 패턴 생성기 (...)
DAC3283EVM — DAC3283 듀얼 채널, 16비트, 800MSPS, 1x-4x 보간 디지털-아날로그 평가 모듈
The DAC3283EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments' dual-channel 16-bit 800 MSPS DAC3283 digital-to-analog converter (DAC) with 8-byte wide DDR LVDS data input, integrated 2x/4x interpolation filters and exceptional linearity at high IFs. The (...)
SCAC105 — CDCE62005 EVM Control Software Installer
지원되는 제품 및 하드웨어
제품
클록 생성기
하드웨어 개발
평가 보드
PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
TIDEP0036 — 효율적인 OPUS 코덱 솔루션 구현을 위해 TMS320C6657을 사용한 레퍼런스 설계
TIDA-00078 — I/Q 보정이 지원되는 다이렉트 다운 컨버전 시스템
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| VQFN (RGZ) | 48 | Ultra Librarian |
주문 및 품질
- RoHS
- REACH
- 디바이스 마킹
- 납 마감/볼 재질
- MSL 등급/피크 리플로우
- MTBF/FIT 예측
- 물질 성분
- 인증 요약
- 지속적인 신뢰성 모니터링
- 팹 위치
- 조립 위치
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.