CDCM9102
- Integrated Low-Noise Clock Generator Including
PLL, VCO, and Loop Filter - Two Low-Noise 100-MHz Clocks (LVPECL,
LVDS, or pair of LVCMOS)- Support for HCSL Signaling Levels
(AC-Coupled) - Typical Period Jitter: 21 ps pk-pk
- Typical Random Jitter: 510 fs RMS
- Output Type Set by Pins
- Support for HCSL Signaling Levels
- Bonus Single-Ended 25-MHz Output
- Integrated Crystal Oscillator Input Accepts
25-MHz Crystal - Output Enable Pin Shuts Off Device and Outputs
- 5-mm × 5-mm 32-Pin VQFN Package
- ESD Protection Exceeds 2000 V HBM, 500 V
CDM - Industrial Temperature Range (–40°C to 85°C)
- 3.3-V Power Supply
The CDCM9102 is a low-jitter clock generator designed to provide reference clocks for communications standards such as PCI Express™. The device supports up to PCIE gen3 and is easy to configure and use. The CDCM9102 provides two 100-MHz differential clock ports. The output types supported for these ports include LVPECL, LVDS, or a pair of LVCMOS buffers. HCSL signaling is supported using an AC-coupled network. The user configures the output buffer type desired by strapping device pins. Additionally, a single-ended 25-MHz clock output port is provided. Uses for this port include general-purpose clocking, clocking Ethernet PHYs, or providing a reference clock for additional clock generators. All clocks generated are derived from a single external 25-MHz crystal.
기술 자료
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
CDCM9102EVM — CDCM9102 평가 모듈
CDCM9102EVM is the evaluation module for CDCM9102, a low-jitter clock generator designed to provide reference clocks for communications standards such as PCI Express. The device is easy to configure and use. The CDCM9102 provides two 100-MHz differential clock ports. The output types supported for (...)
CLOCK-TREE-ARCHITECT — 클록 트리 아키텍트 프로그래밍 소프트웨어
PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
TIDEP0076 — DLP® 구조적 조명을 사용한 AM572x 프로세서 기반의 3D 머신 비전 레퍼런스 디자인
TIDEP-0075 — 산업용 통신 게이트웨이 PROFINET IRT - PROFIBUS 마스터 레퍼런스 디자인
TIDEP0078 — AM572x용 OPC UA 데이터 액세스 서버 레퍼런스 디자인
TIDEP0046 — DSP 가속화용 OpenCL을 사용한 AM57x의 몬테카를로 시뮬레이션 레퍼런스 디자인
TIDEP0047 — TI의 AM57x 프로세서를 사용한 전력 및 열 설계 고려 사항 레퍼런스 설계
패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
---|---|---|
VQFN (RHB) | 32 | Ultra Librarian |
주문 및 품질
- RoHS
- REACH
- 디바이스 마킹
- 납 마감/볼 재질
- MSL 등급/피크 리플로우
- MTBF/FIT 예측
- 물질 성분
- 인증 요약
- 지속적인 신뢰성 모니터링
- 팹 위치
- 조립 위치
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.