홈 증폭기 연산 증폭기 (op amps) 범용 연산 증폭기
홈
증폭기
연산 증폭기 (op amps)
범용 연산 증폭기

LF156QML

활성

QML 인증을 받은 군용 등급, 싱글, 40V, 5MHz, FET 입력 연산 증폭기

지금 주문
데이터 시트

LF156QML

활성
데이터 시트 지금 주문

제품 상세 정보

Number of channels 1 Total supply voltage (+5 V = 5, ±5 V = 10) (max) (V) 44 Total supply voltage (+5 V = 5, ±5 V = 10) (min) (V) 10 Rail-to-rail No GBW (typ) (MHz) 5 Slew rate (typ) (V/µs) 12 Vos (offset voltage at 25°C) (max) (mV) 5 Iq per channel (typ) (mA) 5 Vn at 1 kHz (typ) (nV√Hz) 12 Rating Military Operating temperature range (°C) -55 to 125 Offset drift (typ) (µV/°C) 5 Input bias current (max) (pA) 100 CMRR (typ) (dB) 100 Iout (typ) (A) 0.025 Architecture FET Input common mode headroom (to negative supply) (typ) (V) 3 Input common mode headroom (to positive supply) (typ) (V) 0.1 Output swing headroom (to negative supply) (typ) (V) 2 Output swing headroom (to positive supply) (typ) (V) -2
Number of channels 1 Total supply voltage (+5 V = 5, ±5 V = 10) (max) (V) 44 Total supply voltage (+5 V = 5, ±5 V = 10) (min) (V) 10 Rail-to-rail No GBW (typ) (MHz) 5 Slew rate (typ) (V/µs) 12 Vos (offset voltage at 25°C) (max) (mV) 5 Iq per channel (typ) (mA) 5 Vn at 1 kHz (typ) (nV√Hz) 12 Rating Military Operating temperature range (°C) -55 to 125 Offset drift (typ) (µV/°C) 5 Input bias current (max) (pA) 100 CMRR (typ) (dB) 100 Iout (typ) (A) 0.025 Architecture FET Input common mode headroom (to negative supply) (typ) (V) 3 Input common mode headroom (to positive supply) (typ) (V) 0.1 Output swing headroom (to negative supply) (typ) (V) 2 Output swing headroom (to positive supply) (typ) (V) -2
TO-CAN (LMC) 8 80.2816 mm² 8.96 x 8.96
  • Advantages
    • Replace Expensive Hybrid and Module FET Op Amps
    • Rugged JFETs Allow Blow-Out Free Handling Compared with MOSFET Input Devices
    • Excellent for Low Noise Applications Using Either High or Low Source Impedance—Very Low 1/f Corner
    • Offset Adjust Does Not Degrade Drift or Common-Mode Rejection as in Most Monolithic Amplifiers
    • New Output Stage Allows Use of Large Capacitive Loads (5,000 pF) Without Stability Problems
    • Internal Compensation and Large Differential Input Voltage Capability

Common Features

  • Low Input Bias Current: 30pA
  • Low Input Offset Current: 3pA
  • High Input Impedance: 1012Ω
  • Low Input Noise Current: 0.01 pA / √Hz
  • High Common-Mode Rejection Ratio: 100 dB
  • Large DC Voltage Gain: 106 dB

Uncommon Features

  • Extremely Fast Settling
    • Time to 0.01% 1.5μs
  • Fast Slew Rate 12V/µs
  • Wide Gain Bandwidth 5MHz
  • Low Input Noise Voltage 12 nV / √Hz

All trademarks are the property of their respective owners.

  • Advantages
    • Replace Expensive Hybrid and Module FET Op Amps
    • Rugged JFETs Allow Blow-Out Free Handling Compared with MOSFET Input Devices
    • Excellent for Low Noise Applications Using Either High or Low Source Impedance—Very Low 1/f Corner
    • Offset Adjust Does Not Degrade Drift or Common-Mode Rejection as in Most Monolithic Amplifiers
    • New Output Stage Allows Use of Large Capacitive Loads (5,000 pF) Without Stability Problems
    • Internal Compensation and Large Differential Input Voltage Capability

Common Features

  • Low Input Bias Current: 30pA
  • Low Input Offset Current: 3pA
  • High Input Impedance: 1012Ω
  • Low Input Noise Current: 0.01 pA / √Hz
  • High Common-Mode Rejection Ratio: 100 dB
  • Large DC Voltage Gain: 106 dB

Uncommon Features

  • Extremely Fast Settling
    • Time to 0.01% 1.5μs
  • Fast Slew Rate 12V/µs
  • Wide Gain Bandwidth 5MHz
  • Low Input Noise Voltage 12 nV / √Hz

All trademarks are the property of their respective owners.

This is the first monolithic JFET input operational amplifier to incorporate well matched, high voltage JFETs on the same chip with standard bipolar transistors (BI-FET™ Technology). This amplifier features low input bias and offset currents/low offset voltage and offset voltage drift, coupled with offset adjust which does not degrade drift or common-mode rejection. The device is also designed for high slew rate, wide bandwidth, extremely fast settling time, low voltage and current noise and a low 1/f noise corner.

This is the first monolithic JFET input operational amplifier to incorporate well matched, high voltage JFETs on the same chip with standard bipolar transistors (BI-FET™ Technology). This amplifier features low input bias and offset currents/low offset voltage and offset voltage drift, coupled with offset adjust which does not degrade drift or common-mode rejection. The device is also designed for high slew rate, wide bandwidth, extremely fast settling time, low voltage and current noise and a low 1/f noise corner.
filter 기타 범용 연산 증폭기 찾기
다운로드 스크립트와 함께 비디오 보기 동영상

기술 자료

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
7개 모두 보기
유형 직함 날짜
* Data sheet LF156QML JFET Input Operational Amplifiers datasheet (Rev. A) 2013/03/25
E-book The Signal e-book: A compendium of blog posts on op amp design topics 2017/03/28
More literature Die D/S LF156 MD8 MCD2280A JFET Input Op Amps 2012/12/20
More literature Die D/S LF156 MD8 MCD2510A JFET Input Op Amps 2012/12/20
More literature Die D/S LF156 MD8 MW8 JFET Input Op Amps 2012/12/20
More literature Die D/S LF156 MW8 MCD2500A JFET Input Op Amps 2012/12/20
More literature Die D/S LF156 MD8 Jfet Input Op Amps 2012/09/07

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

계산 툴

ANALOG-ENGINEER-CALC — 아날로그 엔지니어의 계산기

The Analog Engineer’s Calculator is designed to speed up many of the repetitive calculations that analog circuit design engineers use on a regular basis. This PC-based tool provides a graphical interface with a list of various common calculations ranging from setting op-amp gain with feedback (...)
View Options
설계 툴

CIRCUIT060013 — T-네트워크 피드백 회로가 있는 인버팅 증폭기

이 설계는 입력 신호 VIN을 반전하고 1,000V/V 또는 60dB의 신호 게인을 적용합니다. T-피드백 네트워크가 있는 인버팅 증폭기는 R4에 대한 작은 값 없이 높은 게인이나 피드백 레지스터에 대해 매우 큰 값을 얻는 데 사용할 수 있습니다.
View Options
설계 툴

CIRCUIT060015 — 조정 가능한 레퍼런스 전압 회로

이 회로는 인버팅 및 비인버팅 증폭기를 결합하여 입력 전압의 음극부터 입력 전압까지 레퍼런스 전압을 조정할 수 있도록 합니다. 게인을 추가하여 최대 음극 레퍼런스 레벨을 높일 수 있습니다.
View Options
설계 툴

CIRCUIT060074 — 콤퍼레이터 회로를 사용한 고압측 전류 감지

이 고압측 전류 감지 솔루션은 레일 투 레일 입력 공통 모드 범위와 하나의 콤퍼레이터를 사용하여 콤퍼레이터 출력(COMP OUT)에서 부하 전류가 1A 이상으로 올라가면 COMP 출력(과전류 경고) 신호를 생성합니다. 이 구현의 OC-Alert 신호는 액티브 로우입니다. 1A 임계값을 초과하면 콤퍼레이터 출력이 낮아집니다. 이력을 구현하면 부하 전류가 0.5A(50% 감소)로 감소할 때 OC-Alert가 로직 하이 상태로 돌아갑니다. 이 회로는 디지털 로직 입력 핀 제어를 위한 출력 하이 로직 레벨을 레벨 시프트하기 위해 오픈 (...)
View Options
시뮬레이션 툴

PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®

TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.

TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
요청
시뮬레이션 툴

TINA-TI — SPICE 기반 아날로그 시뮬레이션 프로그램

TINA-TI provides all the conventional DC, transient and frequency domain analysis of SPICE and much more. TINA has extensive post-processing capability that allows you to format results the way you want them. Virtual instruments allow you to select input waveforms and probe circuit nodes voltages (...)
사용 설명서: PDF
View Options
패키지 핀 CAD 기호, 풋프린트 및 3D 모델
TO-CAN (LMC) 8 Ultra Librarian
TI의 평가 항목에 대한 표준 약관이 적용됩니다.

주문 및 품질

포함된 정보:
  • RoHS
  • REACH
  • 디바이스 마킹
  • 납 마감/볼 재질
  • MSL 등급/피크 리플로우
  • MTBF/FIT 예측
  • 물질 성분
  • 인증 요약
  • 지속적인 신뢰성 모니터링
포함된 정보:
  • 팹 위치
  • 조립 위치

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상