首頁 時鐘與計時 時鐘緩衝器
首頁
時鐘與計時
時鐘緩衝器

CDCLVP1204

現行

低抖動，雙輸入，可選 1:4 通用至 LVPECL 緩衝器

立即訂購
產品規格表

CDCLVP1204

現行
產品規格表 立即訂購

產品詳細資料

Function Differential Additive RMS jitter (typ) (fs) 57 Output frequency (max) (MHz) 2000 Number of outputs 4 Output supply voltage (V) 2.5, 3.3 Core supply voltage (V) 2.5, 3.3 Output skew (ps) 15 Features 2:4 fanout Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVPECL Input type LVCMOS, LVDS, LVPECL
Function Differential Additive RMS jitter (typ) (fs) 57 Output frequency (max) (MHz) 2000 Number of outputs 4 Output supply voltage (V) 2.5, 3.3 Core supply voltage (V) 2.5, 3.3 Output skew (ps) 15 Features 2:4 fanout Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVPECL Input type LVCMOS, LVDS, LVPECL
VQFN (RGT) 16 9 mm² 3 x 3
  • 2:4 Differential Buffer
  • Selectable Clock Inputs Through Control Terminal
  • Universal Inputs Accept LVPECL, LVDS, and
    LVCMOS/LVTTL
  • Four LVPECL Outputs
  • Maximum Clock Frequency: 2 GHz
  • Maximum Core Current Consumption: 45 mA
  • Very Low Additive Jitter: <100 fs, RMS in 10-kHz
    to 20-MHz Offset Range:
    • 57 fs, RMS (typical) at 122.88 MHz
    • 48 fs, RMS (typical) at 156.25 MHz
    • 30 fs, RMS (typical) at 312.5 MHz
  • 2.375-V to 3.6-V Device Power Supply
  • Maximum Propagation Delay: 450 ps
  • Maximum Output Skew: 15 ps
  • LVPECL Reference Voltage, VAC_REF, Available
    for Capacitive-Coupled Inputs
  • Industrial Temperature Range: –40°C to +85°C
  • Supports 105°C PCB Temperature (Measured at
    Thermal Pad)
  • ESD Protection Exceeds 2 kV (HBM)
  • 2:4 Differential Buffer
  • Selectable Clock Inputs Through Control Terminal
  • Universal Inputs Accept LVPECL, LVDS, and
    LVCMOS/LVTTL
  • Four LVPECL Outputs
  • Maximum Clock Frequency: 2 GHz
  • Maximum Core Current Consumption: 45 mA
  • Very Low Additive Jitter: <100 fs, RMS in 10-kHz
    to 20-MHz Offset Range:
    • 57 fs, RMS (typical) at 122.88 MHz
    • 48 fs, RMS (typical) at 156.25 MHz
    • 30 fs, RMS (typical) at 312.5 MHz
  • 2.375-V to 3.6-V Device Power Supply
  • Maximum Propagation Delay: 450 ps
  • Maximum Output Skew: 15 ps
  • LVPECL Reference Voltage, VAC_REF, Available
    for Capacitive-Coupled Inputs
  • Industrial Temperature Range: –40°C to +85°C
  • Supports 105°C PCB Temperature (Measured at
    Thermal Pad)
  • ESD Protection Exceeds 2 kV (HBM)

The CDCLVP1204 is a highly versatile, low additive jitter buffer that can generate four copies of LVPECL clock outputs from one of two selectable LVPECL, LVDS, or LVCMOS inputs for a variety of communication applications. It has a maximum clock frequency up to 2 GHz. The CDCLVP1204 features an on-chip multiplexer (MUX) for selecting one of two inputs that can be easily configured solely through a control terminal. The overall additive jitter performance is less than 0.1 ps, RMS from 10 kHz to 20 MHz, and overall output skew is as low as 15 ps, making the device a perfect choice for use in demanding applications.

The CDCLVP1204 clock buffer distributes one of two selectable clock inputs (IN0, IN1) to four pairs of differential LVPECL clock outputs (OUT0, OUT3) with minimum skew for clock distribution. The CDCLVP1204 can accept two clock sources into an input multiplexer. The inputs can be LVPECL, LVDS, or LVCMOS/LVTTL.

The CDCLVP1204 is specifically designed for driving 50-Ω transmission lines. When driving the inputs in single-ended mode, the LVPECL bias voltage (VAC_REF) must be applied to the unused negative input terminal. However, for high-speed performance up to 2 GHz, differential mode is strongly recommended.

The CDCLVP1204 is characterized for operation from –40°C to +85°C.

The CDCLVP1204 is a highly versatile, low additive jitter buffer that can generate four copies of LVPECL clock outputs from one of two selectable LVPECL, LVDS, or LVCMOS inputs for a variety of communication applications. It has a maximum clock frequency up to 2 GHz. The CDCLVP1204 features an on-chip multiplexer (MUX) for selecting one of two inputs that can be easily configured solely through a control terminal. The overall additive jitter performance is less than 0.1 ps, RMS from 10 kHz to 20 MHz, and overall output skew is as low as 15 ps, making the device a perfect choice for use in demanding applications.

The CDCLVP1204 clock buffer distributes one of two selectable clock inputs (IN0, IN1) to four pairs of differential LVPECL clock outputs (OUT0, OUT3) with minimum skew for clock distribution. The CDCLVP1204 can accept two clock sources into an input multiplexer. The inputs can be LVPECL, LVDS, or LVCMOS/LVTTL.

The CDCLVP1204 is specifically designed for driving 50-Ω transmission lines. When driving the inputs in single-ended mode, the LVPECL bias voltage (VAC_REF) must be applied to the unused negative input terminal. However, for high-speed performance up to 2 GHz, differential mode is strongly recommended.

The CDCLVP1204 is characterized for operation from –40°C to +85°C.
filter 尋找其它 時鐘緩衝器
下載 觀看有字幕稿的影片 影片

您可能會感興趣的類似產品

open-in-new 比較替代產品
功能與所比較的裝置相似
LMK00304 現行 具 4 個可配置輸出的 3.1-GHz 差動時脈緩衝器/位準轉換器 Ultra low additive jitter,1:4 Universal Differential Buffer that can support LVPECL

技術文件

star =TI 所選的此產品重要文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 2
類型 標題 日期
* Data sheet CDCLVP1204 Four LVPECL Output, High-Performance Clock Buffer datasheet (Rev. F) PDF | HTML 2015年 9月 3日
User guide CDCLVP1204 User's Guide 2009年 7月 9日

設計與開發

如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。

開發板

CDCLVP1204EVM — CDCLVP1204 評估模組

The CDCLVP1204 is a high-performance, low additive phase noise clock buffer. It has two universal input buffers that support either single-ended or differential clock inputs, selectable through a control pin. The device also features on-chip bias generators that can provide the LVPECL common-mode (...)

使用指南: PDF
TI.com 無法提供
模擬型號

CDCLVP1204RGT HSpice Model

SLAM142.ZIP (116 KB) - HSpice Model
下載
模擬型號

CDCLVPxxxx IBIS Model (Rev. B)

SLLM056B.ZIP (40 KB) - IBIS Model
下載
設計工具

CLOCK-TREE-ARCHITECT — 時鐘樹架構程式設計軟體

Clock tree architect is a clock tree synthesis tool that streamlines your design process by generating clock tree solutions based on your system requirements. The tool pulls data from an extensive database of clocking products to generate a system-level multi-chip clocking solution.
立即進行設計
設計工具

PLLATINUMSIM-SW — PLLatinum Sim Tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

支援產品和硬體

支援產品和硬體

產品
時鐘緩衝器
CDCDB2000 — 適用於 PCIe® Gen 1 至 Gen 5 且符合 DB2000QL 的 20 輸出時脈緩衝器 CDCDB400 — 適用於 PCIe® Gen 1 至 Gen 6 的 4 輸出時脈緩衝器 CDCDB800 — 適用於 PCIe® Gen 1 至 Gen 6 的 8 輸出時脈緩衝器 CDCDB803 — 具有可選 SMBus 位址且適用 PCIe® Gen 1 至 Gen 6 的 8 輸出時脈緩衝器 CDCLVC1102 — 低抖動 1:2 LVCMOS 扇出時脈緩衝器 CDCLVC1103 — 低抖動 1:3 LVCMOS 扇出時脈緩衝器 CDCLVC1104 — 低抖動 1:4 LVCMOS 扇出時脈緩衝器 CDCLVC1106 — 低抖動 1:6 LVCMOS 扇出時脈緩衝器 CDCLVC1108 — 低抖動 1:8 LVCMOS 扇出時脈緩衝器 CDCLVC1110 — 低抖動 1:10 LVCMOS 扇出時脈緩衝器 CDCLVC1112 — 低抖動 1:12 LVCMOS 扇出時脈緩衝器 CDCLVC1310 — 通用輸入、10 輸出低阻抗 LVCMOS 緩衝器 CDCLVD110 — 具時脈分佈最小偏斜的 1 至 10 LVDS 時鐘緩衝器，最高可達 900-MHz CDCLVD110A — 具時脈分佈最小偏斜的 1 至 10 LVDS 時鐘緩衝器，最高可達 1100-MHz CDCLVD1204 — 低抖動 2 輸入可選 1:4 通用 LVDS 緩衝器 CDCLVD1208 — 低抖動 2 輸入可選 1:8 通用 LVDS 緩衝器 CDCLVD1212 — 低抖動 2 輸入可選 1:12 通用 LVDS 緩衝器 CDCLVD1213 — 具可選輸出分頻器的低抖動 1:4 通用 LVDS 緩衝器 CDCLVD1216 — 低抖動 2 輸入可選 1:16 通用 LVDS 緩衝器 CDCLVD2102 — 低抖動雙路 1:2 通用 LVDS 緩衝器 CDCLVD2104 — 低抖動雙路 1:4 通用 LVDS 緩衝器 CDCLVD2106 — 低抖動雙路 1:6 通用 LVDS 緩衝器 CDCLVD2108 — 低抖動雙路 1:8 通用 LVDS 緩衝器 CDCLVP110 — 1:10 LVPECL/HSTL 到 LVPECL 時鐘驅動器 CDCLVP1102 — 低抖動 1:2 通用至 LVPECL 緩衝器 CDCLVP111 — 具可選輸入的 1:10 LVPECL 緩衝器 CDCLVP111-EP — 具可選輸入的 HiRel 1:10 LVPECL 緩衝器 CDCLVP111-SP — 具可選輸入時脈驅動器的 1:10 高速時脈緩衝器 CDCLVP1204 — 低抖動，雙輸入，可選 1:4 通用至 LVPECL 緩衝器 CDCLVP1208 — 低抖動 2 輸入可選 1:8 通用至 LVPECL 緩衝器 CDCLVP1212 — 低抖動 2 輸入可選 1:12 通用至 LVPECL 緩衝器 CDCLVP1216 — 低抖動 2 輸入可選 1:16 通用至 LVPECL 緩衝器 CDCLVP2102 — 低抖動雙 1:2 通用至 LVPECL 緩衝器 CDCLVP2104 — 低抖動雙 1:4 通用至 LVPECL 緩衝器 CDCLVP2106 — 低抖動雙 1:6 通用至 LVPECL 緩衝器 CDCLVP2108 — 低抖動雙 1:8 通用至 LVPECL 緩衝器 CDCLVP215 — 雙 1:5 高速 LVPECL 扇出緩衝器 LMK00301 — 3-GHz 10 輸出差動扇出緩衝器/位準轉換器 LMK00304 — 具 4 個可配置輸出的 3.1-GHz 差動時脈緩衝器/位準轉換器 LMK00306 — 具 6 個可配置輸出的 3.1-GHz 差分時脈緩衝器/位準轉換器 LMK00308 — 具 8 個可配置輸出的 3.1-GHz 差動時脈緩衝器/位準轉換器 LMK00334 — 4 輸出 PCIe® Gen1/Gen2/Gen3/Gen4/Gen5 時脈緩衝器和電平轉換器 LMK00334-Q1 — 車用 4 輸出 PCIe® Gen1/Gen2/Gen3/Gen4/Gen5 時脈緩衝器和電平轉換器 LMK00338 — 8 輸出 PCIe® Gen1/Gen2/Gen3/Gen4/Gen5 時脈緩衝器和電平轉換器 LMK1C1102 — 2 通道輸出 LVCMOS 1.8-V 緩衝器 LMK1C1103 — 3 通道輸出 LVCMOS 1.8-V 緩衝器 LMK1C1104 — 4 通道輸出 LVCMOS 1.8V 緩衝器 LMK1C1106 — 6 通道輸出 LVCMOS 1.8-V 緩衝器 LMK1C1108 — 8 通道輸出 LVCMOS 1.8-V 緩衝器 LMK1D1204 — 4 通道輸出 LVDS 1.8-V 緩衝器 LMK1D1204P — 具有針腳控制功能的 4 通道輸出 LVDS 1.8-V、2.5-V 和 3.3-V 緩衝器 LMK1D1208 — 8 通道輸出 LVDS 1.8-V、2.5-V 和 3.3-V 緩衝器 LMK1D1208I — 具有 I²C 的 8 通道輸出、1.8-V、2.5-V 和 3.3-V LVDS 緩衝器 LMK1D1208P — 具有針腳控制功能的 8 通道輸出 1.8-V、2.5-V 和 3.3-V LVDS 緩衝器 LMK1D1212 — 12 通道輸出 1.8-V、2.5-V 和 3.3-V LVDS 緩衝器 LMK1D1216 — 16 通道輸出 1.8-V、2.5-V 和 3.3-V LVDS 緩衝器 LMK1D2102 — 雙組 2 通道輸出 LVDS 1.8-V、2.5-V 和 3.3-V 緩衝器 LMK1D2102L — 低附加抖動 LVDS 緩衝器 LMK1D2104 — 雙區 4 通道輸出 1.8V、2.5V 和 3.3V LVDS 緩衝器 LMK1D2106 — 雙組 6 通道輸出 1.8-V、2.5-V 和 3.3-V LVDS 緩衝器 LMK1D2106L — 具有 0.7V 輸出共模選項的雙區 2 通道輸出 LVDS 1.8V、2.5V 和 3.3V 緩衝器。 LMK1D2108 — 雙組 8 通道輸出 1.8-V、2.5-V 和 3.3-V LVDS 緩衝器
時鐘產生器
LMK03318 — 具單 PLL 的超低抖動時脈產生器系列 LMK03328 — 具有兩個獨立 PLL 的超低抖動時鐘產生器系列 LMK3C0105 — 具有突破性體聲波 (BAW) 的 5 輸出無參考時鐘產生器 LMK3H0102 — 突破性體聲波 (BAW) 型 PCIe Gen 1 至 Gen 6 相容無參考時脈產生器
時鐘抖動清除器
LMK04803 — 具雙串接 PLL 和整合式 1.9 GHz VCO 的低雜訊時脈抖動清除器 LMK04805 — 具雙串接 PLL 和整合式 2.2 GHz VCO 的低雜訊時脈抖動清除器 LMK04806 — 具雙串接 PLL 和整合式 2.5 GHz VCO 的低雜訊時脈抖動清除器 LMK04808 — 具雙迴路 PLL 和整合式 2.9 GHz VCO 的低雜訊時脈抖動清除器 LMK04816 — 具雙迴路 PLL 的三輸入低雜訊時脈抖動清除器 LMK04821 — 具 JESD204B 支援的超低抖動合成器與抖動清除器 LMK04826 — 具整合式 1840 至1970-MHz VCO0 的超低雜訊 JESD204B 相容時脈抖動消除器 LMK04828 — 具整合式 2370 至 2630 MHz VCO0 的超低雜訊 JESD204B 相容時脈抖動消除器。 LMK04828-EP — 溫度範圍為 -55°C 至 105°C 且符合 JESD204B 規範的超低雜訊時鐘抖動清除器 LMK04832 — 具有雙迴路的 3.2-GHz、15 輸出、JESD204B 時脈抖動清除器 LMK04832-SEP — 耐輻射、30-krad、超低雜訊、3.2-GHz 15 輸出 JESD204C 時脈抖動清除器 LMK04832-SP — 抗輻射保證 (RHA)、超低雜訊、3.2-GHz、15 輸出時脈抖動清除器
Oscillators
LMK60A0-148351 — 148.352 MHz、LVDS、高效能低抖動差動振盪器 LMK60A0-148M — 148.5 MHz、LVDS、高效能低抖動差動振盪器 LMK60E0-156257 — 156.257-MHz、LVPECL、±25 ppm、高效能、低抖動振盪器 LMK60E0-156M — 156.5-MHz、LVPECL、±25 ppm、高效能、低抖動振盪器 LMK60E0-212M — 212.5-MHz、LVPECL、±25 ppm、高效能、低抖動振盪器 LMK60E2-100M — 100.0-MHz、LVPECL、±50 ppm、高效能、低抖動振盪器 LMK60E2-125M — 125-MHz、LVPECL、±50 ppm、高效能、低抖動振盪器 LMK60E2-150M — 150-MHz、LVPECL、±50 ppm、低抖動、標準振盪器 LMK60E2-156M — 156.25-MHz、LVPECL、±50 ppm、高效能、低抖動振盪器 LMK60I2-100M — 100-MHz、HCSL、±50 ppm、高效能、低抖動振盪器 LMK60I2-322M — 322.27-MHz、HCSL、±50 ppm、高效能、低抖動振盪器 LMK61A2-100M — 100-MHz、± 50 ppm、LVDS 超低抖動標準差動振盪器 LMK61A2-125M — 125-MHz、± 50 ppm、LVDS 超低抖動標準差動振盪器 LMK61A2-156M — 156.25-MHz、± 50 ppm、LVDS 超低抖動標準差動振盪器 LMK61A2-312M — 312.5-MHz、± 50 ppm、LVDS 超低抖動標準差動振盪器 LMK61A2-644M — 具有內部 EEPROM 的 LVDS 超低抖動可編程振盪器 LMK61E0-050M — 50 MHz、LVPECL、± 25 ppm、超低抖動、標準差動振盪器 LMK61E0-155M — 155.52 MHz、LVPECL、± 25 ppm、超低抖動標準差動振盪器 LMK61E0-156M — 156.25 MHz、± 25 ppm、LVPECL 超低抖動標準差動振盪器 LMK61E07 — 具有內部 EEPROM 的多訊號格式、超低抖動可編程振盪器 LMK61E08 — 具有內部 EEPROM 的超低抖動可編程振盪器 LMK61E0M — 具有內部 EEPROM 的 LVCMOS 超低抖動可編程振盪器 LMK61E2 — 156.250-MHz、±50 ppm、超低抖動、整合式 EEPROM、可完全編程的振盪器 LMK61E2-100M — 100-MHz、± 50 ppm、LVPECL 超低抖動標準差動振盪器 LMK61E2-125M — 125 MHz、± 50 ppm、LVPECL 超低抖動標準差動振盪器 LMK61E2-156M — 156.25 MHz、± 50 ppm、LVPECL 超低抖動標準差動振盪器 LMK61E2-312M — 312.5-MHz、± 50 ppm、LVPECL 超低抖動標準差動振盪器 LMK61I2-100M — 100-MHz、± 50 ppm、HCSL 超低抖動標準差動振盪器 LMK61PD0A2 — ±50 ppm、超低抖動、引腳可選差動振盪器 LMK62A2-100M — 100-MHz、LVDS ±50 ppm、高效能、低抖動、標準振盪器 LMK62A2-150M — 150-MHz、LVDS ±50 ppm、高效能、低抖動、標準振盪器 LMK62A2-156M — 156.25-MHz、LVDS ±50 ppm、高效能、低抖動振盪器 LMK62A2-200M — 200-MHz、LVDS ±50 ppm、高效能、低抖動、標準振盪器 LMK62A2-266M — 266.66-MHz、LVDS ±50 ppm、高效能、低抖動、標準振盪器 LMK62E0-156M — 156.25-MHz、LVPECL、±25 ppm、高效能、低抖動振盪器 LMK62E2-100M — 100-MHz、LVPECL、±50 ppm、高效能、低抖動振盪器 LMK62E2-156M — 156.25-MHz、LVPECL、±50 ppm、高效能、低抖動、標準振盪器 LMK62I0-100M — 100-MHz、HCSL、±25 ppm、高效能、低抖動振盪器 LMK62I0-156M — 156.25-MHz、HCSL、±25 ppm、高效能、低抖動振盪器 LMK6C — 低抖動、高效能、突破性體聲波 (BAW) 固定頻率 LVCMOS 振盪器 LMK6D — 低抖動，高性能，突破性體聲波 (BAW) 固定頻率 LVDS 振盪器 LMK6H — 低抖動、高效能、突破性體聲波 (BAW) 固定頻率 HCSL 振盪器 LMK6P — 低抖動、高性能、突破性體聲波 (BAW) 固定頻率 LVPECL 振盪器
硬體開發
開發板
LMK04832EVM — LMK04832 JESD204B 時鐘抖動清除器/時脈產生器/分配評估模組 LMX2571EPEVM — 適用於 1.34-GHz、低功耗、極端溫度射頻合成器的 LMX2571-EP 評估模組 LMX2594PSEVM — 適用於 15-GHz 射頻合成器及多裝置相位同步的 LMX2594 評估模組 XMICR-3P-LMX2492 — LMX2492 X-MWblock 評估模組 XMICR-3P-LMX2572 — LMX2572 X-MWblock 評估模組 XMICR-3P-LMX2592 — LMX2592 X-MWblock 評估模組 XMICR-3P-LMX2594 — LMX2594 X-MWblock 評估模組 XMICR-3P-LMX2595 — LMX2595 X-MWblock 評估模組
軟體
支援軟體
LMX9830-SW — LMX9830 應用說明、軟體及工具 LMX9838-SW — LMX9838 應用說明、軟體及工具
下載
模擬工具

PSPICE-FOR-TI — PSpice® for TI 設計與模擬工具

PSpice® for TI is a design and simulation environment that helps evaluate functionality of analog circuits. This full-featured, design and simulation suite uses an analog analysis engine from Cadence®. Available at no cost, PSpice for TI includes one of the largest model libraries in the (...)
要求
參考設計

TIDA-00352 — SDI 視訊聚合參考設計

This verified reference design is a complete four channel SDI aggregation and de-aggregation solution. One TLK10022 is used to aggregate four synchronous HD-SDI sources together into one 5.94 Gbps serial link. The serial data is transferred via copper or optical fiber where a second TLK10022 is (...)
Test report: PDF
電路圖: PDF
參考設計

TIDA-00309 — DisplayPort 視訊 4:1 聚合參考設計

This verified reference design is a complete four channel DisplayPort aggregation and de-aggregation solution. One TLK10022 is used to aggregate four synchronous DisplayPort (DP) sources together into one 10.8 Gbps serial link. The serial data is transferred via copper or optical fiber where a (...)
Test report: PDF
電路圖: PDF
參考設計

TIDA-00269 — Gigabit 乙太網路鏈路聚合器參考設計

The Gigabit Ethernet Link Aggregator reference design features the TLK10081 device which is a multi-rate link aggregator intended for use in high-speed bi-directional point-to-point data transmission systems to reduce the number of physical links by multiplexing lower speed serial links into higher (...)
Test report: PDF
電路圖: PDF
參考設計

TIDA-00234 — 適用於具有兩個或多個 SFP+ 光學連接埠之系統的雙通道 XAUI 到 SFI 參考設計

The TIDA-00234 XAUI to SFI reference design is intended for Enterprise and Service Provider Networking applications like Ethernet Switches and Routers that implement multiple 10G Ethernet compliant Optical (SFP+) ports. This reference design features the TLK10232 device which is the most compact (...)
Test report: PDF
電路圖: PDF
封裝 針腳 CAD 符號、佔位空間與 3D 模型
VQFN (RGT) 16 Ultra Librarian
適用 TI 的評估品項標準條款與條件。

訂購與品質

內含資訊：
  • RoHS
  • REACH
  • 產品標記
  • 鉛塗層/球物料
  • MSL 等級/回焊峰值
  • MTBF/FIT 估算值
  • 材料內容
  • 認證摘要
  • 進行中持續性的可靠性監測
內含資訊：
  • 晶圓廠位置
  • 組裝地點

建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

以英文檢視所有論壇主題

內容係由 TI 和社群貢獻者依「現狀」提供，且不構成 TI 規範。檢視使用條款。

若有關於品質、封裝或訂購 TI 產品的問題，請參閱 TI 支援。​​​​​​​​​​​​​​

影片