Startseite Logik- & Spannungsumsetzung Spannungsumsetzer & Pegelverschieber Anwendungsspezifische Spannungsumsetzer
Startseite
Logik- & Spannungsumsetzung
Spannungsumsetzer & Pegelverschieber
Anwendungsspezifische Spannungsumsetzer

SN74GTL3004

AKTIV

Wählbare GTL-Spannungsreferenz

Jetzt bestellen
Datenblatt

SN74GTL3004

AKTIV
Datenblatt Jetzt bestellen

Produktdetails

Technology family GTL Applications GTL Rating Catalog Operating temperature range (°C) -40 to 85
Technology family GTL Applications GTL Rating Catalog Operating temperature range (°C) -40 to 85
SOT-SC70 (DCK) 6 4.2 mm² 2 x 2.1
  • VDD Range: 3.0 V to 3.6 V
  • VTT Range: 1 V to 1.3 V
  • Provides Selectable GTL VREF
    • 0.615 × VTT
    • 0.63 × VTT
    • 0.65 × VTT
    • 0.67 × VTT
  • ±1% Resistor Ratio Tolerance
  • Ambient Temperature Range: -40°C to 85°C
  • ESD Protection Exceeds the Following Levels Tests (Tested Per JESD-22):
    • 2500-V Human-Body Model
      (A114-B, Class II)
    • 250-V Machine Model (A115-A)
    • 1500-V Charged-Device Model (C101)
  • VDD Range: 3.0 V to 3.6 V
  • VTT Range: 1 V to 1.3 V
  • Provides Selectable GTL VREF
    • 0.615 × VTT
    • 0.63 × VTT
    • 0.65 × VTT
    • 0.67 × VTT
  • ±1% Resistor Ratio Tolerance
  • Ambient Temperature Range: -40°C to 85°C
  • ESD Protection Exceeds the Following Levels Tests (Tested Per JESD-22):
    • 2500-V Human-Body Model
      (A114-B, Class II)
    • 250-V Machine Model (A115-A)
    • 1500-V Charged-Device Model (C101)

The SN74GTL3004 provides for a selectable GTL Voltage Reference (GTL VREF). The value of the GTL VREF can be adjusted using S0 and S1 select pins.

The S0 and S1 pins contain glitch-suppression circuitry for excellent noise immunity. When left floating, the S0 and S1 control input pins have 100-kµ pullups that set the GTL VREF default value to the 0.67 × VTT ratio
(S0 = 1 and S1 =1).

The SN74GTL3004 provides for a selectable GTL Voltage Reference (GTL VREF). The value of the GTL VREF can be adjusted using S0 and S1 select pins.

The S0 and S1 pins contain glitch-suppression circuitry for excellent noise immunity. When left floating, the S0 and S1 control input pins have 100-kµ pullups that set the GTL VREF default value to the 0.67 × VTT ratio
(S0 = 1 and S1 =1).
filter Andere Anwendungsspezifische Spannungsumsetzer suchen
Herunterladen Video mit Transkript ansehen Video

Technische Dokumentation

star =Von TI ausgewählte Top-Empfehlungen für dieses Produkt
Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 15
Typ Titel Datum
* Data sheet Selectable GTL Voltage Reference datasheet (Rev. A) 01 Apr 2008
Application note Schematic Checklist - A Guide to Designing with Auto-Bidirectional Translators PDF | HTML 12 Jul 2024
Application note Understanding Transient Drive Strength vs. DC Drive Strength in Level-Shifters (Rev. A) PDF | HTML 03 Jul 2024
Application note Implications of Slow or Floating CMOS Inputs (Rev. E) 26 Jul 2021
Selection guide Voltage Translation Buying Guide (Rev. A) 15 Apr 2021
Selection guide Logic Guide (Rev. AB) 12 Jun 2017
Application note Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 02 Dez 2015
User guide LOGIC Pocket Data Book (Rev. B) 16 Jan 2007
Application note Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 08 Jul 2004
Application note TI IBIS File Creation, Validation, and Distribution Processes 29 Aug 2002
Application note Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 10 Mai 2002
User guide GTLP/GTL Logic High-Performance Backplane Drivers Data Book (Rev. A) 15 Sep 2001
Selection guide Advanced Bus Interface Logic Selection Guide 09 Jan 2001
Application note GTL/BTL: A Low-Swing Solution for High-Speed Digital Logic (Rev. A) 01 Mär 1997
Application note Understanding Advanced Bus-Interface Products Design Guide 01 Mai 1996

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Evaluierungsplatine

5-8-LOGIC-EVM — Generisches Logik-Evaluierungsmodul für 5- bis 8-polige DCK-, DCT-, DCU-, DRL- und DBV-Gehäuse

Flexibles EVM zur Unterstützung aller Geräte mit 5- bis 8-poligem DCK-, DCT-, DCU-, DRL- oder DBV-Gehäuse.
Benutzerhandbuch: PDF
Nicht verfügbar auf TI.com
Simulationsmodell

HSPICE Model for SN74GTL3004

SCBJ169.ZIP (92 KB) - HSpice Model
Herunterladen
Gehäuse Pins CAD-Symbole, Footprints und 3D-Modelle
SOT-SC70 (DCK) 6 Ultra Librarian
Es gelten die allgemeinen Geschäftsbedingungen von TI für Evaluierungsartikel.

Bestellen & Qualität

Beinhaltete Information:
  • RoHS
  • REACH
  • Bausteinkennzeichnung
  • Blei-Finish/Ball-Material
  • MSL-Rating / Spitzenrückfluss
  • MTBF-/FIT-Schätzungen
  • Materialinhalt
  • Qualifikationszusammenfassung
  • Kontinuierliches Zuverlässigkeitsmonitoring
Beinhaltete Information:
  • Werksstandort
  • Montagestandort

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Alle Forenthemen auf Englisch anzeigen

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos