ホーム インターフェイス LVDS、M-LVDS、PECL の各 IC

DS25BR204

アクティブ

送信プリエンファシス機能と受信イコライゼーション機能搭載、3.125Gbps、1:4 LVDS リピータ

製品詳細

Function Equalizer, Repeater Protocols CML, LVDS, LVPECL Number of transmitters 4 Number of receivers 2 Supply voltage (V) 3.3 Signaling rate (Mbps) 3125 Input signal CML, LVDS, LVPECL Output signal LVDS Rating Catalog Operating temperature range (°C) -40 to 85
Function Equalizer, Repeater Protocols CML, LVDS, LVPECL Number of transmitters 4 Number of receivers 2 Supply voltage (V) 3.3 Signaling rate (Mbps) 3125 Input signal CML, LVDS, LVPECL Output signal LVDS Rating Catalog Operating temperature range (°C) -40 to 85
WQFN (RTA) 40 36 mm² 6 x 6
  • DC ~ 3.125Gbpsまで、低ジッタ、低スキュー、低消費電力
  • データに依存するジッタを取り除く送信プリエンファシスおよび
    受信イコライジングの動作をピンで選択可能
  • 入力コモンモードの範囲が広いため、LVDS、CML、および
    LVPECLドライバとのDC 結合が可能
  • 冗長入力
  • 100Ω 入出力終端内蔵
  • LVDS I/OピンのESD 耐圧は8kV で、隣接する部品を保護
  • 占有面積6mm×6mm のLLP-40 省スペース・パッケージ
  • DC ~ 3.125Gbpsまで、低ジッタ、低スキュー、低消費電力
  • データに依存するジッタを取り除く送信プリエンファシスおよび
    受信イコライジングの動作をピンで選択可能
  • 入力コモンモードの範囲が広いため、LVDS、CML、および
    LVPECLドライバとのDC 結合が可能
  • 冗長入力
  • 100Ω 入出力終端内蔵
  • LVDS I/OピンのESD 耐圧は8kV で、隣接する部品を保護
  • 占有面積6mm×6mm のLLP-40 省スペース・パッケージ

DS25BR204 は、高損失のFR-4 プリント基板のバックプレーンや平衡ケーブルによる高速での信号のルーティングおよびスイッチン グに最適な3.125Gbps の1:4 LVDS リピータです。完全な差動信号経路は非常に優れた信号品質と高いノイズ耐性を発揮しま す。

デバイスには2 つの独立したLVDS 入力チャネルがあり、選択ラインによってどちらの入力をアクティブにするかを決定します。いず れの入力も、プログラム可能なイコライジング機能を備えているため、最大の信号強度が得られます。信号喪失回路(LOS) が両 方の入力チャネルを監視し、信号が検出されないと、このデバイス独自のLOSピンにその状態が出力されます。

入力コモンモードの範囲が広いため、スイッチとしてLVDS、CML、LVPECLレベルの信号を受信できます。出力レベルはLVDS 規 格に準拠しています。パッケージが非常に小型のため基板上の実装面積が非常に小さく、ピン配列はフロースルー設計で、基板 のレイアウトが容易です。差動入力ピンと差動出力ピンはそれぞれ内部で100Ωの抵抗により終端してあるため、デバイスのリター ン・ロスが小さく、部品数が少なく、基板の所要面積がさらに小さくなります。

DS25BR204 は、高損失のFR-4 プリント基板のバックプレーンや平衡ケーブルによる高速での信号のルーティングおよびスイッチン グに最適な3.125Gbps の1:4 LVDS リピータです。完全な差動信号経路は非常に優れた信号品質と高いノイズ耐性を発揮しま す。

デバイスには2 つの独立したLVDS 入力チャネルがあり、選択ラインによってどちらの入力をアクティブにするかを決定します。いず れの入力も、プログラム可能なイコライジング機能を備えているため、最大の信号強度が得られます。信号喪失回路(LOS) が両 方の入力チャネルを監視し、信号が検出されないと、このデバイス独自のLOSピンにその状態が出力されます。

入力コモンモードの範囲が広いため、スイッチとしてLVDS、CML、LVPECLレベルの信号を受信できます。出力レベルはLVDS 規 格に準拠しています。パッケージが非常に小型のため基板上の実装面積が非常に小さく、ピン配列はフロースルー設計で、基板 のレイアウトが容易です。差動入力ピンと差動出力ピンはそれぞれ内部で100Ωの抵抗により終端してあるため、デバイスのリター ン・ロスが小さく、部品数が少なく、基板の所要面積がさらに小さくなります。

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
2 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート DS25BR204 送信プリエンファシス/ 受信イコライジング内蔵3.125Gbps 1:4 LVDSリピータ データシート (Rev. C 翻訳版) 最新英語版 (Rev.D) PDF | HTML 2011年 5月 17日
EVM ユーザー ガイド (英語) 3.125 Gbps 1:4 LVDS Buffer Repeater Evaluation Board 2012年 1月 25日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

シミュレーション・モデル

DS25BR204 IBIS Model

SNLM063.ZIP (15 KB) - IBIS Model
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
シミュレーション・ツール

TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム

TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。

TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)

TINA は DesignSoft (...)

ユーザー ガイド: PDF
英語版 (Rev.A): PDF
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
WQFN (RTA) 40 Ultra Librarian

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ