DS92LV0421
- 5チャネル(データ4 + クロック1)のチャネル・リンクLVDSパラレル・インターフェイスにより、10～75MHzの24ビット・データの3ビット制御をサポート
- ACカップリングされたSTP相互接続(最大10m)
- シリアライザおよびデシリアライザにターミネーションを内蔵
- At-SpeedリンクBISTモードおよびレポート・ピン
- (オプション) I2C互換のシリアル制御バス
- パワーダウン・モードにより消費電力を最小化
- 1.8Vまたは3.3V互換のLVCMOS I/Oインターフェイス
- HBM 8kV超
- –40℃～85℃の温度範囲
- シリアライザ(DS92LV0421)
- EMIを低減するデータ・スクランブラ
- ACカップリング用のDCバランス・エンコーダ
- 選択可能な出力VODと調整可能なディエンファシス
- デシリアライザ(DS92LV0422)
- 高速なランダムデータ・ロック、リファレンス・クロック不要
- 入力レシーバのイコライゼーションを調整可能
- 出力パラレル・バスでのEMI最小化(SSCGおよびLVDS VODの選択)
アプリケーション
- 組み込みのビデオおよびディスプレイ
- 医療用画像処理および工場自動化
- オフィス自動化(プリンタおよびスキャナ)
- セキュリティおよびビデオ監視
- 汎用データ通信
All trademarks are the property of their respective owners.
DS92LV042xチップセットは、チャネル・リンクLVDSビデオ・インターフェイス(LVDSデータ×4 + LVDSクロック)を、単一CMLペア上の高速シリアル化インターフェイスへ変換します。DS92LV042xにより、一般的なチャネル・リンクまたはOpenLDI LVDS形式のデバイスを現在使用しているアプリケーションを、組み込みクロック・インターフェイスへシームレスにアップグレードできます。このシリアル・バス・スキーマにより、相互接続のコストを低減し、設計の問題を軽減できます。パラレルのOpenLDI LVDSにより、従来のシングルエンドのワイド・バス・インターフェイスと比較して、FPGA I/Oのピン数や基板の配線数が減少し、EMIの問題が軽減されます。
プログラム可能な転送ディエンファシス、受信のイコライゼーション、オンチップでのスクランブル処理、およびDC平衡化により、損失の多いケーブルやバックプレーンでも長距離の転送が可能になります。DS92LV0422は外部のリファレンス・クロックや特別な同期パターンを必要とせず、受信データへ自動的にロックするため、簡単な操作が可能です。
DS92LV042xチップセットは、I2Cインターフェイスまたはピン経由でプログラム可能です。at-Speed BIST機能が組み込まれており、リンクの整合性を検証し、システム診断に使用できます。DS92LV0421およびDS92LV0422は、DS92LV2421またはDS92LV2422とそれぞれ互換に使用できます。これによって、設計者はホスト・デバイスと受信側のデバイスを、LVDSまたはLVCMOSインターフェイスで柔軟に接続できます。
技術資料
| 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | DS92LV042x 10MHz～75MHz、チャネル・リンクIIシリアライザおよびデシリアライザ、 LVDSパラレル・インターフェイス搭載 データシート (Rev. D 翻訳版) | PDF | HTML | 英語版 (Rev.D) | PDF | HTML | 2017年 1月 26日 |
| アプリケーション・ノート | High-Speed Layout Guidelines for Reducing EMI for LVDS SerDes Designs | 2018年 11月 9日 | ||||
| 技術記事 | Applications of Low Voltage Differential Signaling (LVDS) in Multifunction and Ind | PDF | HTML | 2017年 8月 24日 | |||
| アプリケーション・ノート | DS15BA101 & DS15EA101 Enable Long Reach Applications for Embedded Clock SER/DES (Rev. E) | 2013年 4月 29日 | ||||
| ユーザー・ガイド | LV04EVK01 Channel Link to Channel Link II Converter Evaluation Kit | 2012年 2月 1日 | ||||
| 設計ガイド | Channel Link II Design Guide | 2011年 1月 21日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
設計とシミュレーション向けの環境である PSpice for TI (...)
TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム
TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)
TINA は DesignSoft (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| WQFN (NJK) | 36 | Ultra Librarian |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点