DS92LV18
- 15-66 MHz 18:1/1:18 Serializer/Deserializer (2.376 Gbps full duplex throughput)
- Independent transmitter and receiver operation with separate clock, enable, and power down pins
- Hot plug protection (power up high impedance) and synchronization (receiver locks to random data)
- Wide ±5% reference clock frequency tolerance for easy system design using locally-generated clocks
- Line and local loopback modes
- Robust BLVDS serial transmission across backplanes and cables for low EMI
- No external coding required
- Internal PLL, no external PLL components required
- Single +3.3V power supply
- Low power: 90mA (typ) transmitter, 100mA (typ) at 66 MHz with PRBS-15 pattern
- ±100 mV receiver input threshold
- Loss of lock detection and reporting pin
- Industrial -40 to +85°C temperature range
- >2.0kV HBM ESD
- Compact, standard 80-pin LQFP package
TRI-STATE® is a registered trademark of National Semiconductor Corporation.
The DS92LV18 Serializer/Deserializer (SERDES) pair transparently translates a 18-bit parallel bus into a BLVDS serial stream with embedded clock information. This single serial stream simplifies transferring a 18-bit, or less, bus over PCB traces and cables by eliminating the skew problems between parallel data and clock paths. It saves system cost by narrowing data paths that in turn reduce PCB layers, cable width, and connector size and pins.
This SERDES pair includes built-in system and device test capability. The line loopback feature enables the user to check the integrity of the serial data transmission paths of the transmitter and receiver while deserializing the serial data to parallel data at the receiver outputs. The local loopback feature enables the user to check the integrity of the transceiver from the local parallel-bus side.
The DS92LV18 incorporates modified BLVDS signaling on the high-speed I/O. BLVDS provides a low power and low noise environment for reliably transferring data over a serial transmission path. The equal and opposite currents through the differential data path control EMI by coupling the resulting fringing fields together.
技術資料
| 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | DS92LV18 18-Bit Bus LVDS Serializer/Deserializer - 15-66 MHz (jp) データシート (Rev. D 翻訳版) | 最新英語版 (Rev.E) | PDF | HTML | 2006年 6月 29日 | |
| アプリケーション・ノート | DS15BA101 & DS15EA101 Enable Long Reach Applications for Embedded Clock SER/DES (Rev. E) | 2013年 4月 29日 | ||||
| アプリケーション・ノート | External Serial Interface Reduces Simultaneous Switching Output Noise in FPGAs (Rev. A) | 2013年 4月 26日 | ||||
| ユーザー・ガイド | 18-Bit SerDes Evaluation Kit User Manual | 2012年 1月 25日 | ||||
| 設計ガイド | 18-bit SerDes Design Guide (DS92LV18, SCAN921821) | 2007年 3月 29日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
LVDS-18B-EVK — 18 ビット・バス LVDS SERDES 評価ボード 15 ～ 66MHz
The LVDS-18B-EVK is a complete kit for evaluation of National Semiconductor's 18-bit SerDes devices (DS92LV18 and SCAN921821) with low cost twisted pair cables as well as other 100-ohm differential cables.
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
設計とシミュレーション向けの環境である PSpice for TI (...)
TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム
TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)
TINA は DesignSoft (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| LQFP (PN) | 80 | Ultra Librarian |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。