データシート
DS99R103
- 3MHz ～ 40MHzクロック埋め込みデータ伝送およびDC バラ
ンス24:1/1:24 データ伝送 - シールド・ツイストペア・ケーブルを駆動可能
- トランスミッタとレシーバの両側でパラレル・データのクロック・
エッジを選択可能 - 内蔵DC バランス・エンコード/ デコード回路 ― 外部コーディ
ングなしでAC 結合インタフェースを使用可能 - トランスミッタとレシーバの両方を個別にパワーダウン制御可能
- レシーバの埋め込みクロックCDR ( クロック・データ・リカバリ)
機能 ― 外部の基準クロック源不要 - 全コードRDL ( ランダム・データ・ロック) により活線挿抜アプ
リケーションに対応 - レシーバ側でデータ品質を保証するLOCK 出力フラグ
- レシーバ側のRCLK およびRDATA 間のバランスの取れた
TSETUP/THOLD - PTO ( プログレッシブ・ターンオン) のLVCMOS 出力により
EMI およびSSO 現象を最小限に抑制 - LVCMOS のすべての入力および制御ピンにプルダウン抵抗内蔵
- トランスミッタとレシーバのPLL 用オンチップ・フィルタ
- レシーバの入力終端用に100Ω抵抗を内蔵
- レシーバ出力駆動電流: 4mA
- 48ピンTQFP および48ピンLLP パッケージ
- 0.35µm 完全CMOSプロセス
- 電源電圧範囲: 3.3V ± 10％
- 温度範囲: – 40 °C～＋ 85 °C
- ESD 耐圧(HBM) 8kV
DS99R103/DS99R104 チップセットは、24 ビットのパラレル・バスを、クロック情報・制御信号を埋め込んだLVDS シリアル・スト リームに変換します。1 つのシリアル・ストリームではパラレル・データ・バスで問題となるクロックとのスキューを考慮する必要はないの で、プリント基板やケーブルでの伝送が容易になります。あわせてプリント基板層数やケーブル幅、コネクタ・サイズとピン数などを 低減できるため、コストを抑えられます。
DS99R103/DS99R104 は、高速I/O としてLVDS 信号を採用しています。LVDS が持つ低消費電力かつ低ノイズの伝送方式に より、シリアル伝送パス上を高信頼でデータ転送できます。動作周波数範囲に応じてシリアライザの出力エッジのレートを最適化 することにより、EMI が低減されています。
さらに、長い距離を高損失のケーブルを介して信号を送るためのプリエンファシス・ブースト機能も備えています。内部DC バラン ス・エンコード/ デコード回路によって、AC 結合によるインターコネクトをサポートします。
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示 | 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | DS99R103/DS99R104 3-40MHz DC バランス24ビットLVDSシリアライザ/ デシリアライザ データシート (Rev. C 翻訳版) | 最新英語版 (Rev.D) | PDF | HTML | 2007年 10月 15日 |
購入と品質
記載されている情報：
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
記載されている情報：
- ファブの拠点
- 組み立てを実施した拠点