ホーム パワー・マネージメント シーケンサ
ホーム
パワー・マネージメント
シーケンサ

LM3881

アクティブ

調整可能な遅延時間、3 レール、シンプルな電源シーケンサ

ご注文はこちら
データシート

LM3881

アクティブ
データシート ご注文はこちら

製品詳細

Supply voltage (min) (V) 2.7 Number of supplies monitored 3 Supply voltage (max) (V) 5.5 Iq (typ) (mA) 0.08 Number of sequenced outputs 3 Rating Catalog Operating temperature range (°C) -40 to 125
Supply voltage (min) (V) 2.7 Number of supplies monitored 3 Supply voltage (max) (V) 5.5 Iq (typ) (mA) 0.08 Number of sequenced outputs 3 Rating Catalog Operating temperature range (°C) -40 to 125
VSSOP (DGK) 8 14.7 mm² 3 x 4.9
  • Easiest Method to Sequence Rails
  • Power-Up and Power-Down Control
  • Tiny Footprint
  • Low Quiescent Current of 80 µA
  • Input Voltage Range of 2.7 V to 5.5 V
  • Output Invert Feature
  • Timing Controlled by Small Value External
    Capacitor
  • Easiest Method to Sequence Rails
  • Power-Up and Power-Down Control
  • Tiny Footprint
  • Low Quiescent Current of 80 µA
  • Input Voltage Range of 2.7 V to 5.5 V
  • Output Invert Feature
  • Timing Controlled by Small Value External
    Capacitor

The LM3881 Simple Power Sequencer offers the easiest method to control power up and power down of multiple power supplies (switching or linear regulators). By staggering the start-up sequence, it is possible to avoid latch conditions or large inrush currents that can affect the reliability of the system.

Available in VSSOP-8 package, the Simple Sequencer contains a precision enable pin and three open-drain output flags. When the LM3881 is enabled, the three output flags will sequentially release, after individual time delays, thus permitting the connected power supplies to start up. The output flags will follow a reverse sequence during power down to avoid latch conditions. Time delays are defined using an external capacitor and the output flag states can be inverted by the user.

The LM3881 Simple Power Sequencer offers the easiest method to control power up and power down of multiple power supplies (switching or linear regulators). By staggering the start-up sequence, it is possible to avoid latch conditions or large inrush currents that can affect the reliability of the system.

Available in VSSOP-8 package, the Simple Sequencer contains a precision enable pin and three open-drain output flags. When the LM3881 is enabled, the three output flags will sequentially release, after individual time delays, thus permitting the connected power supplies to start up. The output flags will follow a reverse sequence during power down to avoid latch conditions. Time delays are defined using an external capacitor and the output flag states can be inverted by the user.
filter その他の シーケンサ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
8 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート LM3881 Simple Power Sequencer With Adjustable Timing データシート (Rev. D) PDF | HTML 2014年 12月 10日
セレクション・ガイド 電源 IC セレクション・ガイド 2018 (Rev. R 翻訳版) 英語版 (Rev.R) 2018年 9月 13日
技術記事 How to manage processor power during uncontrolled power off PDF | HTML 2018年 6月 21日
技術記事 Sequencing solutions: simple, reliable and cost-effective PDF | HTML 2017年 9月 27日
技術記事 A simple six-channel power-rail sequencing solution PDF | HTML 2015年 11月 16日
Analog Design Journal Power-supply sequencing for FPGAs 2014年 10月 24日
EVM ユーザー ガイド (英語) AN-1785 LM3881 Power Sequencer Evaluation Board (Rev. C) 2013年 5月 7日
アプリケーション・ノート Power Supply Design Considerations for Modern FPGAs 2010年 2月 2日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

LM3881EVAL — LM3881 パワー・シーケンサ用評価ボード

This evaluation board is designed to permit the designer to connect it directly to the Enable or Remote ON/Off pins of power supply devices of an existing system to facilitate system sequencing. Upon enabling the device, the three open drain output flags will rise in sequential order, 1-2-3. Once (...)

ユーザー ガイド: PDF
TI.com で取り扱いなし
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
リクエスト
リファレンス・デザイン

TIDA-01466 — 超音波フロント・エンド向け低電圧、低ノイズ電源のリファレンス・デザイン

This reference design is a power supply optimized specifically for providing power to eight 16-channel receive AFE ICs for ultrasound imaging systems. This design reduces part count while maximizing efficiency by using single-chip DC-DC converter + LDO combo regulators to set the LDO input just (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-01568 — アプリケーション・プロセッサ向け、12mm 角 5 レール電源シーケンシングのリファレンス・デザイン

このリファレンス・デザインは、アプリケーション・プロセッサ、または高性能の制御プラットフォームに適した、検証済みでコスト競争力のある電源シーケンス・ソリューションを紹介します。このデザインは、5 種類の電圧レールをサポートしており、12mm × 12mm のレイアウト面積向けに最適化されています。また、このデザインには、遅延時間を調整し、レールごとに特定の電圧レベルを再構成する能力があり、さまざまな入力コンデンサやさまざまなプロセッサの要件に対応させることができます。
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-010011 — 保護リレー・プロセッサ・モジュール向け高効率電源アーキテクチャのリファレンス・デザイン

This reference design showcases various power architectures for generating multiple voltage rails for an application processor module, requiring >1A load current and high efficiency . The required power supply is generated using 5-, 12- or 24-V DC input from the backplane. Power supplies are (...)
回路図: PDF
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
VSSOP (DGK) 8 Ultra Librarian
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ