TPS7A57 は低ノイズ (2.45µVRMS)、超低ドロップアウトのリニア・レギュレータ (LDO) で、5A を供給でき、ドロップアウトは出力電圧に関係なく最大でわずか 75mV です。デバイスの出力電圧は、1 個の外付け抵抗を使って 0.5V～5.2V の範囲で調整可能です。低ノイズ、高 PSRR (1MHz で 36dB)、大出力電流能力を組み合わせた TPS7A57 は、レーダーの電源、通信、画像処理の各アプリケーションで使用される、ノイズに敏感な部品 (RFアンプ、レーダー・センサ、SerDes、アナログ・チップセットなど) への電力供給に最適です。
ASIC (Application-Specific Integrated Circuit)、FPGA (Field-Programmable Gate Array)、DSP (Digital Signal Processor) など、低入力電圧、低出力電圧 (LILO) での動作を必要とするデジタル負荷には、非常に優れた精度 (負荷、ライン、および温度の全範囲で 1%)、リモート・センシング、優れた過渡性能、ソフトスタート機能により、最適なシステム性能を提供します。汎用性、高性能、小型フットプリントを特長とするこの LDO は、A/D コンバータ (ADC)、D/A コンバータ (DAC)、イメージング・センサなどの大電流アナログ負荷や、シリアライザ/デシリアライザ (SerDes)、FPGA、DSP などのデジタル負荷用の優れた選択肢です。
| 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | TPS7A57 5A、低VIN (0.7V)、低ノイズ (2.1μ VRMS)、高精度 (1%)、超低ドロップアウト (LDO) の電圧レギュレータ データシート | PDF | HTML | 英語版 | PDF | HTML | 2022年 7月 14日 |
| ホワイト・ペーパー | Demystifying LDO Turn-On (startup) Time | PDF | HTML | 2024年 10月 5日 | |||
| 回路設計 | Voltage Margining and Scaling Circuit with a Voltage Output Smart DAC (Rev. A) | PDF | HTML | 2024年 4月 17日 | |||
| 回路設計 | Voltage Margining and Scaling Circuit With Current Output Smart DAC (Rev. A) | PDF | HTML | 2024年 4月 16日 | |||
| 証明書 | TPS7A57EVM-081 EU RoHS Declaration of Conformity (DoC) | 2023年 1月 9日 | ||||
| ホワイト・ペーパー | Parallel LDO Architecture Design Using Ballast Resistors | PDF | HTML | 2022年 12月 14日 | |||
| ホワイト・ペーパー | Comprehensive Analysis and Universal Equations for Parallel LDO's Using Ballast | PDF | HTML | 2022年 12月 13日 |
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
TPS7A57 評価基板 (EVM) は、設計エンジニアが独自回路を採用したアプリケーションで TPS7A57 リニア・レギュレータを使用することを考慮している場合に、このレギュレータの動作と性能の評価に役立ちます。この評価基板 (EVM) の構成として、多様なアプリケーションに適した、低ノイズで高精度のリニア・レギュレータを 1 個搭載しています。このレギュレータには、VIN と VOUT の間でのドロップアウト (電圧降下) を小さい値にとどめ、負荷に最大 5A を供給する能力があります。
安定性を確保するために、22μF (最小値) から最大 3mF の範囲にある出力コンデンサを 1 (...)
TPS7A57EVM-081 評価基板 (EVM) は、低ノイズの LDO (低ドロップアウト) リニア・レギュレータである TPS7A57 を開発するためのプラットフォームです。TIDA-050061 リファレンス・デザインは、複数のバラスト抵抗を使用し、13A を供給できる TPS7A57 を並列構成で提示します。
高性能の負荷過渡回路を搭載しているので、高速の負荷過渡テストに役立ちます。入力電流と出力電流の測定を支援するために、低誘導性の電流ループも搭載しています。
The parallel low-dropout (LDO) calculator is a Microsoft® Excel®-based tool that provides worst-case analysis for parallel LDO regulators using ballast resistors. The tool helps the user identify the minimum number of parallel LDO regulators required and optimum ballast resistance for a (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| WQFN (RTE) | 16 | Ultra Librarian |
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。
Parallel LDO Calculator using ballast resistors
Initial Release