평가 모듈(EVM)용 GUI
CDCUN1208LP
- Supports PCIe Gen1, Gen2, Gen3
- Configuration Options (Through Pins or SPI/I2C):
- Input Type (HCSL, LVDS, LVCMOS)
- Output Type (HCSL, LVDS, LVCMOS)
- Signal Edge Rate (Slow, Medium, Fast)
- Clock Input Divide Value (/1, /2, /4, /8) – IN2 Only
- Low-Power Consumption and Power Management Features, Including 1.8-V Operation and Output Enable Control
- Integrated Voltage Regulators to Improve PSNR
- Excellent Additive Jitter Performance
- 200 fs RMS (10 kHz to 20 MHz), LVDS at
100 MHz - 160 fs RMS (10 kHz to 20 MHz), HCSL at
100 MHz
- 200 fs RMS (10 kHz to 20 MHz), LVDS at
- Maximum Operating Frequency:
- Differential Mode: up to 400 MHz
- LVCMOS Mode: up to 250 MHz
- ESD Protection Exceeds 2-kV HBM, 500-V CDM
- Industrial Temperature Range (–40°C to 85°C)
- Wide Supply Range (1.8 V, 2.5 V, or 3.3 V)
The CDCUN1208LP is a 2:8 fan-out buffer featuring a wide operating supply range, two universal differential/single-ended inputs, and universal outputs (HCSL, LVDS, or LVCMOS) with edge-rate control. The clock buffer supports PCIe Gen1, Gen2 and Gen3. One of the device inputs includes a divider that provides divide values of /1, /2, /4, or /8. The CDCUN1208LP is offered in a 32-pin QFN package, reducing the solution footprint. The device is flexible and easy to use. The state of certain pins determines device configuration at power up. Alternately, the CDCUN1208LP provides a SPI/I2C port with which a host processor controls device settings. The CDCUN1208LP delivers excellent additive jitter performance, and low power consumption. The output section includes four dedicated supply pins enabling the operation of output ports from different power supply domains. This provides the ability to clock devices switching at different LVCMOS levels without the need for external logic level translation circuitry.
기술 자료
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
2개 모두 보기 | 유형 | 직함 | 날짜 | ||
|---|---|---|---|---|
| * | Data sheet | CDCUN1208LP 400-MHz Low Power 2:8 Fan-Out Buffer With Universal Inputs and Outputs datasheet (Rev. D) | PDF | HTML | 2019/04/18 |
| EVM User's guide | CDCUN1208LP EVM User's Guide | 2012/04/04 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
평가 보드
CDCUN1208LPEVM — CDCUN1208LP 평가 모듈
The CDCUN1208LP is a 2:8 fan-out buffer featuring a wide operating supply range, two universal differential/ single ended inputs, and universal outputs (HCSL, LVDS, or LVCMOS) with clock edge rate control. One of the device inputs includes a divider that provides divide values of /1, /2, /4, and (...)
사용 설명서: PDF
설계 툴
CLOCK-TREE-ARCHITECT — 클록 트리 아키텍트 프로그래밍 소프트웨어
Clock tree architect is a clock tree synthesis tool that streamlines your design process by generating clock tree solutions based on your system requirements. The tool pulls data from an extensive database of clocking products to generate a system-level multi-chip clocking solution.
시뮬레이션 툴
PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®
TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| VQFN (RHB) | 32 | Ultra Librarian |
주문 및 품질
포함된 정보:
- RoHS
- REACH
- 디바이스 마킹
- 납 마감/볼 재질
- MSL 등급/피크 리플로우
- MTBF/FIT 예측
- 물질 성분
- 인증 요약
- 지속적인 신뢰성 모니터링
포함된 정보:
- 팹 위치
- 조립 위치
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.