ホーム インターフェイス LVDS、M-LVDS、PECL の各 IC
ホーム
インターフェイス
LVDS、M-LVDS、PECL の各 IC

DS10BR150

アクティブ

1.0Gbps、LVDS バッファ / リピータ

ご注文はこちら
データシート

DS10BR150

アクティブ
データシート ご注文はこちら

製品詳細

Function Buffer Protocols CML, LVDS, LVPECL Number of transmitters 1 Number of receivers 1 Supply voltage (V) 3.3 Signaling rate (Mbps) 1000 Input signal CML, LVDS, LVPECL Output signal LVDS Rating Catalog Operating temperature range (°C) -40 to 85
Function Buffer Protocols CML, LVDS, LVPECL Number of transmitters 1 Number of receivers 1 Supply voltage (V) 3.3 Signaling rate (Mbps) 1000 Input signal CML, LVDS, LVPECL Output signal LVDS Rating Catalog Operating temperature range (°C) -40 to 85
WSON (NGQ) 8 9 mm² 3 x 3

  • DC - 1.0 Gbps low jitter, high noise immunity, low power operation
  • On-chip 100Ω input and output termination minimizes insertion and return losses, reduces component count and minimizes board space
  • 7 kV ESD on LVDS I/O pins protects adjoining components
  • Small 3 mm x 3 mm 8-LLP space saving package
    •

  • DC - 1.0 Gbps low jitter, high noise immunity, low power operation
  • On-chip 100Ω input and output termination minimizes insertion and return losses, reduces component count and minimizes board space
  • 7 kV ESD on LVDS I/O pins protects adjoining components
  • Small 3 mm x 3 mm 8-LLP space saving package
    •

    The DS10BR150 is a single channel 1.0 Gbps LVDS buffer optimized for high-speed signal transmission over lossy FR-4 printed circuit board backplanes and balanced cables. Fully differential signal paths ensure exceptional signal integrity and noise immunity.

    Wide input common mode range allows the receiver to accept signals with LVDS, CML and LVPECL levels; the output levels are LVDS. A very small package footprint requires a minimal space on the board while the flow-through pinout allows easy board layout. The differential inputs and outputs are internally terminated with a 100Ω resistor to lower device input and output return losses, reduce component count and further minimize board space.

    The DS10BR150 is a single channel 1.0 Gbps LVDS buffer optimized for high-speed signal transmission over lossy FR-4 printed circuit board backplanes and balanced cables. Fully differential signal paths ensure exceptional signal integrity and noise immunity.

    Wide input common mode range allows the receiver to accept signals with LVDS, CML and LVPECL levels; the output levels are LVDS. A very small package footprint requires a minimal space on the board while the flow-through pinout allows easy board layout. The differential inputs and outputs are internally terminated with a 100Ω resistor to lower device input and output return losses, reduce component count and further minimize board space.

    filter その他の LVDS、M-LVDS、PECL の各 IC を検索
    ダウンロード 字幕付きのビデオを表示 ビデオ

    技術資料

    star =TI が選定したこの製品の主要ドキュメント
    結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
    2 をすべて表示
    種類 タイトル 最新の英語版をダウンロード 日付
    * データシート DS10BR150 1.0 Gbps LVDS Buffer / Repeater (jp) データシート (Rev. C 翻訳版) 最新英語版 (Rev.D) PDF | HTML 2011年 5月 17日
    ユーザー・ガイド 1.06 Gbps LVDS Buffer Repeater (DS10BR150) Evaluation Kit 2012年 1月 25日

    設計および開発

    その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

    評価ボード

    DS10BR150EVK — 1.06Gbps LVDS バッファ・リピータ（DS10BR150）評価キット

    The DS10BR150EVK is an evaluation kit designed for demonstrating performance of the 1.06 Gbps LVDS Buffer / Repeater (DS10BR150). The purpose of this document is to: familiarize you with the DS10BR150EVK, suggest the test setup procedures and instrumentation, and guide you through some typical (...)

    ユーザー ガイド: PDF
    TI.com で取り扱いなし
    シミュレーション・モデル

    DS10BR150 IBIS Model

    SNLM089.ZIP (10 KB) - IBIS Model
    ダウンロード
    シミュレーション・ツール

    PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

    PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

    設計とシミュレーション向けの環境である PSpice for TI (...)
    リクエスト
    シミュレーション・ツール

    TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム

    TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。

    TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)

    TINA は DesignSoft (...)

    ユーザー ガイド: PDF
    英語版 (Rev.A): PDF
    View Options
    パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
    WSON (NGQ) 8 Ultra Librarian
    TI の評価品に関する標準契約約款が適用されます。

    購入と品質

    記載されている情報：
    • RoHS
    • REACH
    • デバイスのマーキング
    • リード端子の仕上げ / ボールの原材料
    • MSL 定格 / ピーク リフロー
    • MTBF/FIT 推定値
    • 使用原材料
    • 認定試験結果
    • 継続的な信頼性モニタ試験結果
    記載されている情報：
    • ファブの拠点
    • 組み立てを実施した拠点

    推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

    サポートとトレーニング

    TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

    投稿されたすべてのフォーラムトピック (英語) を表示

    コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

    TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

    ビデオ