ホーム インターフェイス その他のインターフェイス

DS32EL0124

アクティブ

DDR LVDS パラレル・インターフェイス搭載、125 ~ 312.5MHz、FPGA-Link デシリアライザ

製品詳細

Protocols Catalog Rating Catalog Operating temperature range (°C) -40 to 85
Protocols Catalog Rating Catalog Operating temperature range (°C) -40 to 85
WQFN (RHS) 48 49 mm² 7 x 7
  • 5 ビットDDR LVDS パラレル・データ・インタフェース
  • プログラム可能な受信イコライジング
  • 選択可能なDC バランス・デコーダ
  • 選択可能なデスクランブラ
  • リンク・ステータスの自動検出とネゴシエーションのためのリモート・センス
  • 外付けのレシーバ用基準クロックが不要
  • LVDS パラレル・インタフェース
  • プログラム可能なLVDS 出力クロック遅延
  • 出力データの有効信号をサポート
  • keep-alive クロック出力をサポート
  • チップ内蔵LC VCO
  • 冗長シリアル入力(ELX デバイスのみ)
  • シリアル出力のリタイミング(ELX デバイスのみ)
  • 設定可能なPLL のループ帯域幅
  • SMBus 経由で設定可能
  • ロック喪失とエラーの報告
  • 48 ピンLLP パッケージ、露出DAP 付き

Key Specifications

  • 1.25 ~ 3.125Gbps のシリアル・データ・レート
  • 125 ~ 312.5MHz のDDR パラレル・クロック
  • –40°C~+ 85 ℃の温度範囲
  • >8kV 以上のESD (HBM) 保護
  • 0.5UI の最小入力ジッタ許容度(1.25Gbps)
  • 5 ビットDDR LVDS パラレル・データ・インタフェース
  • プログラム可能な受信イコライジング
  • 選択可能なDC バランス・デコーダ
  • 選択可能なデスクランブラ
  • リンク・ステータスの自動検出とネゴシエーションのためのリモート・センス
  • 外付けのレシーバ用基準クロックが不要
  • LVDS パラレル・インタフェース
  • プログラム可能なLVDS 出力クロック遅延
  • 出力データの有効信号をサポート
  • keep-alive クロック出力をサポート
  • チップ内蔵LC VCO
  • 冗長シリアル入力(ELX デバイスのみ)
  • シリアル出力のリタイミング(ELX デバイスのみ)
  • 設定可能なPLL のループ帯域幅
  • SMBus 経由で設定可能
  • ロック喪失とエラーの報告
  • 48 ピンLLP パッケージ、露出DAP 付き

Key Specifications

  • 1.25 ~ 3.125Gbps のシリアル・データ・レート
  • 125 ~ 312.5MHz のDDR パラレル・クロック
  • –40°C~+ 85 ℃の温度範囲
  • >8kV 以上のESD (HBM) 保護
  • 0.5UI の最小入力ジッタ許容度(1.25Gbps)

DS32EL0124/DS32ELX0124は、FR-4プリント基板バックプレーン、平衡ケーブル、光ファイバ経由の高速シリアル通信用のク ロックとデータのリカバリ・モジュールを内蔵しています。この使いやすいチップセットは、先進の信号とクロック調整機能を FPGA フレンドリなインタフェースとともに統合しています。

DS32EL0124/DS32ELX0124 は、外付けリファレンス・クロックなしで最大3.125Gbps の高速シリアル・データを5 つのLVDS 出力にデシリアライズします。DC バランス・デコーディングを有効にすると、2.5Gbps のアプリケーション・ペイロードが4 つ のLVDS 出力にデシリアライズされます。

DS32EL0124/DS32ELX01214 デシリアライザには、リンク・ステータス状態の信号を対になるDS32EL0421/ELX0421 シリアラ イザに追加の帰還パスなしで自動的に送るリモート・センス機能が備わっています。

これらのデバイスのパラレルLVDS インタフェースは、従来のシングルエンドの広いバス・インタフェースと比較してFPGA I/O ピ ン数や基板配線数が少なくて済むため、EMI の問題も緩和されます。

DS32EL0124/ELX0124 はSMBus インタフェースのほか、制御ピンによってもプログラム可能です。

DS32EL0124/DS32ELX0124は、FR-4プリント基板バックプレーン、平衡ケーブル、光ファイバ経由の高速シリアル通信用のク ロックとデータのリカバリ・モジュールを内蔵しています。この使いやすいチップセットは、先進の信号とクロック調整機能を FPGA フレンドリなインタフェースとともに統合しています。

DS32EL0124/DS32ELX0124 は、外付けリファレンス・クロックなしで最大3.125Gbps の高速シリアル・データを5 つのLVDS 出力にデシリアライズします。DC バランス・デコーディングを有効にすると、2.5Gbps のアプリケーション・ペイロードが4 つ のLVDS 出力にデシリアライズされます。

DS32EL0124/DS32ELX01214 デシリアライザには、リンク・ステータス状態の信号を対になるDS32EL0421/ELX0421 シリアラ イザに追加の帰還パスなしで自動的に送るリモート・センス機能が備わっています。

これらのデバイスのパラレルLVDS インタフェースは、従来のシングルエンドの広いバス・インタフェースと比較してFPGA I/O ピ ン数や基板配線数が少なくて済むため、EMI の問題も緩和されます。

DS32EL0124/ELX0124 はSMBus インタフェースのほか、制御ピンによってもプログラム可能です。

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
4 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート DS32EL0124/ELX0124 125MHz-312.5MHz FPGA-Link Des w/DDR LVDS Parallel I/F データシート (Rev. I 翻訳版) 最新英語版 (Rev.K) PDF | HTML 2011年 12月 12日
アプリケーション・ノート Expanding the Payload w/FPGA-Link DS32ELX0421 and DS32ELX0124 SER/DES (Rev. A) 2013年 4月 26日
アプリケーション・ノート LVDS Timing DS32ELX0421 and DS32ELX0124 Serializers and Deserializers (Rev. A) 2013年 4月 26日
アプリケーション・ノート LVDS Timing DS32ELX0421 and DS32ELX0124 Serializers and Deserializers (jp) 最新英語版 (Rev.A) 2009年 7月 2日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

シミュレーション・モデル

DS32ELX0124 IBIS Model

SNLM199.ZIP (56 KB) - IBIS Model
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
シミュレーション・ツール

TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム

TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。

TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)

TINA は DesignSoft (...)

ユーザー ガイド: PDF
英語版 (Rev.A): PDF
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
WQFN (RHS) 48 Ultra Librarian

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ