ホーム インターフェイス LVDS、M-LVDS、PECL の各 IC
ホーム
インターフェイス
LVDS、M-LVDS、PECL の各 IC

DS80EP100

アクティブ

バックプレーンとケーブル向け、5 ～ 12.5Gbps、省電力イコライザ

ご注文はこちら
データシート

DS80EP100

アクティブ
データシート ご注文はこちら

製品詳細

Function Equalizer Protocols CML, LVDS, LVPECL Number of transmitters 1 Number of receivers 1 Signaling rate (Mbps) 12500 Input signal CML, LVDS, LVPECL Output signal CML, LVDS, LVPECL Rating Catalog Operating temperature range (°C) -40 to 85
Function Equalizer Protocols CML, LVDS, LVPECL Number of transmitters 1 Number of receivers 1 Signaling rate (Mbps) 12500 Input signal CML, LVDS, LVPECL Output signal CML, LVDS, LVPECL Rating Catalog Operating temperature range (°C) -40 to 85
WSON (NGF) 6 5.5 mm² 2.5 x 2.2

  • 5 to 12.5 Gbps Operation
  • No Power or Ground Required
  • Equalization effective anywhere in data path
  • Equalizes CML, LV-PECL, LVDS signals
  • Symmetric I/O structures provide equal boost for bi-directional operation
  • 7 dB Maximum Boost
  • Code independent, 8b/10b or Scrambled
  • Supports both bi-level and multi-level signaling
  • Extends reach over backplanes and cables
  • Compatible with PCI-Express Gen1 and Gen2
  • Compatible with XAUI
  • Will operate in series with existing active Equalizer
  • Easy to handle 6 pin LLP
    •

  • 5 to 12.5 Gbps Operation
  • No Power or Ground Required
  • Equalization effective anywhere in data path
  • Equalizes CML, LV-PECL, LVDS signals
  • Symmetric I/O structures provide equal boost for bi-directional operation
  • 7 dB Maximum Boost
  • Code independent, 8b/10b or Scrambled
  • Supports both bi-level and multi-level signaling
  • Extends reach over backplanes and cables
  • Compatible with PCI-Express Gen1 and Gen2
  • Compatible with XAUI
  • Will operate in series with existing active Equalizer
  • Easy to handle 6 pin LLP
    •

    National’s Power-saver equalizer compensates for transmission medium losses and minimizes medium-induced deterministic jitter. Performance is guaranteed over the full range of 5 to 12.5 Gbps. The DS80EP100 requires no power to operate. The equalizer operates anywhere in the data path to minimize media-induced deterministic jitter in both FR4 traces and cable applications. Symmetric I/O structures support full duplex or half duplex applications. Linear compensation is provided independent of line coding or protocol. The device is ideal for both bi-level and multi-level signaling.

    The equalizer is available in a 6 pin leadless LLP package with a space saving 2.2 mm X 2.5 mm footprint. This tiny package provides maximum flexibility in placement and routing of the Power-saver equalizer.

    National’s Power-saver equalizer compensates for transmission medium losses and minimizes medium-induced deterministic jitter. Performance is guaranteed over the full range of 5 to 12.5 Gbps. The DS80EP100 requires no power to operate. The equalizer operates anywhere in the data path to minimize media-induced deterministic jitter in both FR4 traces and cable applications. Symmetric I/O structures support full duplex or half duplex applications. Linear compensation is provided independent of line coding or protocol. The device is ideal for both bi-level and multi-level signaling.

    The equalizer is available in a 6 pin leadless LLP package with a space saving 2.2 mm X 2.5 mm footprint. This tiny package provides maximum flexibility in placement and routing of the Power-saver equalizer.

    filter その他の LVDS、M-LVDS、PECL の各 IC を検索
    ダウンロード 字幕付きのビデオを表示 ビデオ

    技術資料

    star =TI が選定したこの製品の主要ドキュメント
    結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
    1 をすべて表示
    種類 タイトル 最新の英語版をダウンロード 日付
    * データシート DS80EP100 5 to 12.5 Gbps, Power-Saver Equalizer for Backplanes and Cables (jp) データシート (Rev. B 翻訳版) 最新英語版 (Rev.C) PDF | HTML 2008年 5月 20日

    設計および開発

    その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

    シミュレーション・モデル

    DS80EP100 S-Parameter Model

    SNLM274.ZIP (25 KB) - S-Parameter Model
    ダウンロード
    シミュレーション・ツール

    PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

    PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

    設計とシミュレーション向けの環境である PSpice for TI (...)
    リクエスト
    シミュレーション・ツール

    TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム

    TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。

    TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)

    TINA は DesignSoft (...)

    ユーザー ガイド: PDF
    英語版 (Rev.A): PDF
    View Options
    パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
    WSON (NGF) 6 Ultra Librarian
    TI の評価品に関する標準契約約款が適用されます。

    購入と品質

    記載されている情報：
    • RoHS
    • REACH
    • デバイスのマーキング
    • リード端子の仕上げ / ボールの原材料
    • MSL 定格 / ピーク リフロー
    • MTBF/FIT 推定値
    • 使用原材料
    • 認定試験結果
    • 継続的な信頼性モニタ試験結果
    記載されている情報：
    • ファブの拠点
    • 組み立てを実施した拠点

    推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

    サポートとトレーニング

    TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

    投稿されたすべてのフォーラムトピック (英語) を表示

    コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

    TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

    ビデオ