SN65MLVD047A
- 30Ω～55Ω の負荷とデータ レート用の差動ライン ドライバ(1) 最大 200Mbps、最大 100MHz のクロック周波数
- マルチポイント バス アーキテクチャをサポート
- 3.3V 単一電源で動作
- -40℃～85℃ の温度範囲で動作を規定
- 16 ピン SOIC (JEDEC MS-012) および 16 ピン TSSOP (JEDEC MS-153) パッケージ
(1)ラインのデータ レートは 1 秒あたりの電圧遷移回数で、bps (Bits Per Second) 単位で表されます。
SN65MLVD047A は、TIA/EIA-899 規格、マルチポイント低電圧差動信号処理 (M−LVDS) の電気的特性に準拠したクワッド ライン ドライバです。この M-LVDS デバイスの出力電流は、二重終端の伝送ラインと高負荷のバックプレーン バス アプリケーションに対応するため、標準の LVDS 準拠デバイスに比べて増加しています。バックプレーン アプリケーションでは一般に、バスの両端でインピーダンス整合の終端抵抗が必要です。二重終端バスの実効インピーダンスは、バス終端とバス インターフェイス デバイスの容量性負荷により、30Ω まで下げることができます。SN65MLVD047A ドライバにより、最小 30Ω の負荷での動作が可能です。SN65MLVD047A デバイスは、単一のバス上に複数のドライバを存在させることができます。SN65MLVD047A ドライバは、ディセーブルまたは電源オフ時に高インピーダンスになります。動作をサポートするため、ドライバのエッジ レート制御が組み込まれています。M-LVDS 規格では、メイン伝送ラインからインターフェイス デバイスへの複数のバス スタブが予想される場合、最大 32 ノード (ドライバまたはレシーバ) をバックプレーン内の同じメディアに接続できます。SN65MLVD047A は、すべてのバス ピンに 9kV ESD 保護を実現します。
技術資料
| 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | SN65MLVD047A マルチポイント LVDS クワッド差動ライン ドライバ データシート (Rev. B 翻訳版) | PDF | HTML | 英語版 (Rev.B) | PDF | HTML | 2024年 3月 5日 |
| アプリケーション・ノート | An Introduction to M-LVDS and Clock and Data Distribution Applications (Rev. C) | PDF | HTML | 2023年 6月 22日 | |||
| アプリケーション概要 | How Far, How Fast Can You Operate MLVDS? | 2018年 8月 6日 | ||||
| アプリケーション・ノート | SPI-Based Data Acquisition/Monitor Using the TLC2551 Serial ADC (Rev. A) | 2001年 11月 20日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
設計とシミュレーション向けの環境である PSpice for TI (...)
TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム
TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)
TINA は DesignSoft (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| SOIC (D) | 16 | Ultra Librarian |
| TSSOP (PW) | 16 | Ultra Librarian |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。