TPS766
- 入力電圧範囲:
- 従来のチップ:2.7V~10V (絶対最大定格 13.5V)
- 新しいチップ:2.5V~16V (絶対最大定格 18V)
- 出力電圧範囲:
- 従来のチップ:1.5V~5V (固定) および 1.25V~5.5V (可変)
- 新しいチップ:1.2V~12V (固定) および 0.8V~14.6V (可変)
- 出力電流:最大 250mA
- 出力精度:
- 従来のチップ:3% 過負荷と温度
- 新しいチップ:1% 過負荷と温度
- 低い静止電流 (IQ):
- 従来のチップ:無負荷時:35µA (標準値)
- 新しいチップ:無負荷時:55µA (標準値)
- IQ (ディセーブル状態):
- 従来のチップ:10µA (最大値)
- 新しいチップ:4µA (最大値)
- ドロップアウト電圧 (新しいチップ):
- 250mA (TPS76650) で最大 225mV (標準値)
- 高 PSRR (新チップ):1MHz 時に 46dB
- 内部ソフトスタート時間 (新しいチップ):750µs (標準値)
- 過電流制限および過熱保護
- 2.2µF 以上のコンデンサで安定 (新しいチップ)
- オープン ドレイン形式のパワー グッド
- パッケージ:8 ピン、4.9mm × 6mm SOIC (D)
TPS766 は低ドロップアウト (LDO) リニア電圧レギュレータで、2.5V~16V (新しいチップ) の入力電圧範囲に対応し、最大 250mA の負荷電流を供給できます。新しいチップの場合、対応している出力範囲は 1.2V~12V (固定バージョン) または 0.8V~14.6V (可変バージョン) です。
入力電圧範囲は最大 16V (新しいチップ) なので、変圧器の 2 次巻線やレギュレートされたレール (10V または 12V など) で動作するのに適しています。また、出力電圧範囲が広いため、マイクロコントローラ (MCU) やプロセッサに電力を供給するだけでなく、シリコン カーバイド (SiC) ゲート ドライバやマイクのバイアス電圧を生成することもできます。
広帯域の PSRR 特性は、1kHz で 70dB、1MHz で 46dB (新しいチップ) を超え、上流の DC/DC コンバータのスイッチング周波数を減衰して、レギュレータ後のフィルタ処理を最小化できます。新しいチップは内蔵ソフトスタート回路に対応し、スタートアップ時の突入電流が抑制されるため、入力容量の低減が可能です。
従来のチップは、負荷電流範囲の全体にわたって一定の静止電流 (0mA から 250mA までの出力電流全範囲で標準値 35µA) をサポートしています。
また、TPS766 LDO にはスリープ モードがあり、TTL High 信号を EN (イネーブル) に印加するとレギュレータがシャットダウンされます。ディセーブル モードでは、従来のチップの静止電流は 1µA 未満 (標準値)、新しいチップの静止電流は約 1.6µA (標準値) です。
パワー グッド (PG) はアクティブ High 出力で、パワー オン リセットまたはバッテリ低電圧インジケータの実装に使用できます。
固定出力バージョンでは、1.5V~5.0V (従来のチップ) と 1.2V~12V (新しいチップ) の出力範囲を実現します。可変電圧バージョンでは、1.25V~5.5V (従来のチップ) と 0.8V~14.6V (新しいチップ) の範囲で出力電圧をプログラムできます。TPS766 は、8 ピンの SOIC パッケージで供給されます。
技術資料
種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | データシート | TPS766 250mA、16V、低ドロップアウト 電圧レギュレータ データシート (Rev. E 翻訳版) | PDF | HTML | 英語版 (Rev.E) | PDF | HTML | 2024年 3月 15日 |
アプリケーション・ノート | LDO Noise Demystified (Rev. B) | PDF | HTML | 2020年 8月 18日 | |||
アプリケーション・ノート | LDO PSRR Measurement Simplified (Rev. A) | PDF | HTML | 2017年 8月 9日 | |||
Analog Design Journal | Discrete design of a low-cost isolated 3.3- to 5-V DC/DC converter | 2010年 5月 6日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
DIP-ADAPTER-EVM — DIP アダプタの評価基板
DIP-Adapter-EVM は、オペアンプの迅速なプロトタイプ製作とテストを可能にする評価基板です。小型の表面実装 IC とのインターフェイスを迅速、容易、低コストで実現します。付属の Samtec 端子ストリップか、回路への直接配線により、サポートされているオペアンプを接続できます。
DIP-Adapter-EVM キットは、業界標準の最も一般的なパッケージをサポートしています:
- D と U(SOIC-8)
- PW(TSSOP-8)
- DGK(MSOP-8、VSSOP-8)
- DBV(SOT23-6、SOT23-5、SOT23-3)
- DCK(SC70-6、SC70-5)
- DRL(SOT563-6)
TIDEP0010 — Sercos 3 通信開発プラットフォーム
TIDEP0008 — PROFINET 通信開発プラットフォーム
TIDEP0032 — マルチ・プロトコル産業用イーサネット検出、産業用オートメーション・リファレンス・デザインのための PRU-ICSS 付き
TIDEP0003 — Ethernet/IP 通信開発プラットフォーム
TIDEP0028 — イーサネット Powerlink 開発プラットフォーム
TIDEP0054 — サブステーション・オートメーション向け並列冗長プロトコル(PRP)イーサネットのリファレンス・デザイン
TIDEP-0075 — PROFINET IRT から PROFIBUS マスタへの産業用通信ゲートウェイのリファレンス・デザイン
TIDEP0078 — AM572x 向け OPC UA データ・アクセス・サーバのリファレンス・デザイン
TIDEP0033 — SPI マスタ、シグナル・パス遅延補償リファレンス・デザイン
このリファレンス・デザインは、PRU-ICSS での信号路遅延補償を実施して、SPI マスター・プロトコルを実装する方法を示します。ADS8688 の 32 ビット通信プロトコルと、最大 16.7MHz の SPI クロック周波数をサポートしています。
TIDEP0027 — 高性能パルス・トレイン出力(PTO)、産業用アプリケーション用 PRU-ICSS 付き
パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
---|---|---|
SOIC (D) | 8 | Ultra Librarian |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。