인터페이스 LVDS, M-LVDS 및 PECL

DS92CK16

활성

3V BLVDS 1~6클록 버퍼/버스 트랜시버

제품 상세 정보

Function Buffer, Transceiver Protocols BLVDS, CMOS Number of transmitters 6 Number of receivers 1 Supply voltage (V) 3.3 Signaling rate (Mbps) 250 Input signal BLVDS Output signal CMOS Rating Catalog Operating temperature range (°C) -40 to 85
Function Buffer, Transceiver Protocols BLVDS, CMOS Number of transmitters 6 Number of receivers 1 Supply voltage (V) 3.3 Signaling rate (Mbps) 250 Input signal BLVDS Output signal CMOS Rating Catalog Operating temperature range (°C) -40 to 85
TSSOP (PW) 24 49.92 mm² 7.8 x 6.4
  • Master/Slave Clock Selection in a Backplane Application
  • 125 MHz Operation (Typical)
  • 100 ps Duty Cycle Distortion (Typical)
  • 50 ps Channel to Channel Skew (Typical)
  • 3.3V Power Supply Design
  • Glitch-free Power on at CLKI/O Pins
  • Low Power Design (20 mA @ 3.3V Static)
  • Accepts Small Swing (300 mV Typical) Differential Signal Levels
  • Industrial Temperature Operating Range (-40°C to +85°C)
  • Available in 24-pin TSSOP Packaging

All trademarks are the property of their respective owners.

  • Master/Slave Clock Selection in a Backplane Application
  • 125 MHz Operation (Typical)
  • 100 ps Duty Cycle Distortion (Typical)
  • 50 ps Channel to Channel Skew (Typical)
  • 3.3V Power Supply Design
  • Glitch-free Power on at CLKI/O Pins
  • Low Power Design (20 mA @ 3.3V Static)
  • Accepts Small Swing (300 mV Typical) Differential Signal Levels
  • Industrial Temperature Operating Range (-40°C to +85°C)
  • Available in 24-pin TSSOP Packaging

All trademarks are the property of their respective owners.

The DS92CK16 1 to 6 Clock Buffer/Bus Transceiver is a one to six CMOS differential clock distribution device utilizing Bus Low Voltage Differential Signaling (BLVDS) technology. This clock distribution device is designed for applications requiring ultra low power dissipation, low noise, and high data rates. The BLVDS side is a transceiver with a separate channel acting as a return/source clock.

The DS92CK16 accepts LVDS (300 mV typical) differential input levels, and translates them to 3V CMOS output levels. An output enable pin OE , when high, forces all CLKOUT pins high.

The device can be used as a source synchronous driver. The selection of the source driving is controlled by the CrdCLKIN and DE pins. This device can be the master clock, driving the inputs of other clock I/O pins in a multipoint environment. Easy master/slave clock selection is achieved along a backplane.

The DS92CK16 1 to 6 Clock Buffer/Bus Transceiver is a one to six CMOS differential clock distribution device utilizing Bus Low Voltage Differential Signaling (BLVDS) technology. This clock distribution device is designed for applications requiring ultra low power dissipation, low noise, and high data rates. The BLVDS side is a transceiver with a separate channel acting as a return/source clock.

The DS92CK16 accepts LVDS (300 mV typical) differential input levels, and translates them to 3V CMOS output levels. An output enable pin OE , when high, forces all CLKOUT pins high.

The device can be used as a source synchronous driver. The selection of the source driving is controlled by the CrdCLKIN and DE pins. This device can be the master clock, driving the inputs of other clock I/O pins in a multipoint environment. Easy master/slave clock selection is achieved along a backplane.

다운로드 스크립트와 함께 비디오 보기 동영상

기술 자료

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
2개 모두 보기
유형 직함 날짜
* Data sheet DS92CK16 3V BLVDS 1 to 6 Clock Buffer/Bus Transceiver datasheet (Rev. C) 2013/04/13
Application note High Speed BUS LVDS Clock Distri Using DS92CK16 Clock Distri (Rev. B) 2013/04/26

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

시뮬레이션 모델

DS92CK16 IBIS Model

SNAM029.ZIP (6 KB) - IBIS Model
시뮬레이션 툴

PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®

TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.

TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
시뮬레이션 툴

TINA-TI — SPICE 기반 아날로그 시뮬레이션 프로그램

TINA-TI provides all the conventional DC, transient and frequency domain analysis of SPICE and much more. TINA has extensive post-processing capability that allows you to format results the way you want them. Virtual instruments allow you to select input waveforms and probe circuit nodes voltages (...)
사용 설명서: PDF
패키지 CAD 기호, 풋프린트 및 3D 모델
TSSOP (PW) 24 Ultra Librarian

주문 및 품질

포함된 정보:
  • RoHS
  • REACH
  • 디바이스 마킹
  • 납 마감/볼 재질
  • MSL 등급/피크 리플로우
  • MTBF/FIT 예측
  • 물질 성분
  • 인증 요약
  • 지속적인 신뢰성 모니터링
포함된 정보:
  • 팹 위치
  • 조립 위치

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상