SN65HVD12
- Operates with a 3.3-V supply
- Bus-pin ESD protection exceeds 16-kV HBM
- 1/8 Unit-load option available (up to 256 nodes on the bus)
- Optional driver output transition times for signaling rates (1)of 1 Mbps, 10 Mbps, and 32 Mbps
- Meets or exceeds the requirements of ANSI TIA/EIA-485-A
- Bus-pin short-circuit protection from –7 V to 12 V
- Low-current standby mode: 1 µA, typical
- Open-circuit, idle-bus, and shorted-bus fail-safe receiver
- Thermal shutdown protection
- Glitch-free power-up and power-down protection for hot-plugging applications
- SN75176 footprint
(1)The signaling rate of a line is the number of voltage transitions that are made per second expressed in the units bps (bits per second).
The SN65HVD10, SN75HVD10, SN65HVD11, SN75HVD11, SN65HVD12, and SN75HVD12 bus transceivers all combine a 3-state differential line driver, as well as a differential input line receiver that operates with a single 3.3-V power supply. They are designed for balanced transmission lines and meet or exceed ANSI standard TIA/EIA-485-A and ISO 8482:1993. These differential bus transceivers are monolithic integrated circuits, designed for bidirectional data communication on multipoint bus-transmission lines. The drivers and receivers have active-high and active-low enables, that can be externally connected together to function as direction control. Very low device standby supply current, can be achieved by disabling the driver and the receiver.
The driver differential outputs and receiver differential inputs connect internally to form a differential input/output (I/O) bus port, that is designed to offer minimum loading to the bus whenever the driver is disabled or VCC = 0. These parts feature wide positive and negative common-mode voltage ranges, making them suitable for party-line applications.
관심 가지실만한 유사 제품
비교 대상 장치와 동일한 기능을 지원하는 핀 대 핀
기술 자료
| 유형 | 직함 | 날짜 | ||
|---|---|---|---|---|
| * | Data sheet | SNx5HVD1x 3.3-V RS-485 Transceivers datasheet (Rev. P) | PDF | HTML | 2022/02/16 |
| EVM User's guide | RS-485 Half-Duplex EVM User's Guide (Rev. C) | PDF | HTML | 2021/09/01 | |
| Analog Design Journal | 2Q 2013 Issue Analog Applications Journal | 2013/04/16 | ||
| Analog Design Journal | RS-485 failsafe biasing: Old versus new transceivers | 2013/04/16 | ||
| Application note | RS-485 for E-Meter Applications (Rev. A) | 2004/08/06 | ||
| Application note | The RS-485 Unit Load and Maximum Number of Bus Connections | 2004/03/15 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
RS485-HF-DPLX-EVM — RS-485 하프 듀플렉스 평가 모듈
PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
TINA-TI — SPICE 기반 아날로그 시뮬레이션 프로그램
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| PDIP (P) | 8 | Ultra Librarian |
| SOIC (D) | 8 | Ultra Librarian |
주문 및 품질
- RoHS
- REACH
- 디바이스 마킹
- 납 마감/볼 재질
- MSL 등급/피크 리플로우
- MTBF/FIT 예측
- 물질 성분
- 인증 요약
- 지속적인 신뢰성 모니터링
- 팹 위치
- 조립 위치
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.