홈 인터페이스 LVDS, M-LVDS 및 PECL
홈
인터페이스
LVDS, M-LVDS 및 PECL

SN65LVCP404

활성

4 x 4 LVDS 크로스포인트 스위치

지금 주문
데이터 시트

SN65LVCP404

활성
데이터 시트 지금 주문

제품 상세 정보

Function Crosspoint Protocols CML, VML Number of transmitters 4 Number of receivers 4 Supply voltage (V) 3.3 Signaling rate (Mbps) 4250 Input signal CML, VML Output signal VML Rating Catalog Operating temperature range (°C) -40 to 85
Function Crosspoint Protocols CML, VML Number of transmitters 4 Number of receivers 4 Supply voltage (V) 3.3 Signaling rate (Mbps) 4250 Input signal CML, VML Output signal VML Rating Catalog Operating temperature range (°C) -40 to 85
VQFN (RGZ) 48 49 mm² 7 x 7
  • Up to 4.25 Gbps Operation
  • Non-blocking Architecture Allows Each Output to be Connected to Any Input
  • 30 ps of Deterministic Jitter
  • Selectable Transmit Pre-Emphasis Per Lane
  • Selectable Receive Equalization
  • Available Packaging 48 Pin QFN
  • Propagation Delay Times: 500 ps Typical
  • Inputs Electrically Compatible With CML Signal Levels
  • Operates From a Single 3.3-V Supply
  • Ability to 3-STATE ouputs
  • Low Power: 560 mW
  • Integrated Termination Resistors
  • APPLICATIONS
    • Clock Buffering/Clock MUXing
    • Wireless Base Stations
    • High-Speed Network Routing
    • Telecom/Datacom
    • XAUI 802.3ae Protocol Backplane Redundancy
  • Up to 4.25 Gbps Operation
  • Non-blocking Architecture Allows Each Output to be Connected to Any Input
  • 30 ps of Deterministic Jitter
  • Selectable Transmit Pre-Emphasis Per Lane
  • Selectable Receive Equalization
  • Available Packaging 48 Pin QFN
  • Propagation Delay Times: 500 ps Typical
  • Inputs Electrically Compatible With CML Signal Levels
  • Operates From a Single 3.3-V Supply
  • Ability to 3-STATE ouputs
  • Low Power: 560 mW
  • Integrated Termination Resistors
  • APPLICATIONS
    • Clock Buffering/Clock MUXing
    • Wireless Base Stations
    • High-Speed Network Routing
    • Telecom/Datacom
    • XAUI 802.3ae Protocol Backplane Redundancy

The SN65LVCP404 is a 4x4 non-blocking crosspoint switch in a flow-through pin-out allowing for ease in PCB layout. VML signaling is used to achieve a high-speed data throughput while using low power. Each of the output drivers includes a 4:1 multiplexer to allow any input to be routed to any output. Internal signal paths are fully differential to achieve the high signaling speeds while maintaining low signal skews. The SN65LVCP404 incorporates 100- termination resistors for those applications where board space is a premium. Built-in transmit pre-emphasis and receive equalization for superior signal integrity performance.

The SN65LVCP404 is characterized for operation from -40°C to 85°C.

The SN65LVCP404 is a 4x4 non-blocking crosspoint switch in a flow-through pin-out allowing for ease in PCB layout. VML signaling is used to achieve a high-speed data throughput while using low power. Each of the output drivers includes a 4:1 multiplexer to allow any input to be routed to any output. Internal signal paths are fully differential to achieve the high signaling speeds while maintaining low signal skews. The SN65LVCP404 incorporates 100- termination resistors for those applications where board space is a premium. Built-in transmit pre-emphasis and receive equalization for superior signal integrity performance.

The SN65LVCP404 is characterized for operation from -40°C to 85°C.
filter 기타 LVDS, M-LVDS 및 PECL 찾기
다운로드 스크립트와 함께 비디오 보기 동영상

기술 자료

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
1개 모두 보기
유형 직함 날짜
* Data sheet Gigabit 4x4 CROSSPOINT SWITCH datasheet (Rev. B) 2009/01/27

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

시뮬레이션 툴

PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®

TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.

TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
요청
시뮬레이션 툴

TINA-TI — SPICE 기반 아날로그 시뮬레이션 프로그램

TINA-TI provides all the conventional DC, transient and frequency domain analysis of SPICE and much more. TINA has extensive post-processing capability that allows you to format results the way you want them. Virtual instruments allow you to select input waveforms and probe circuit nodes voltages (...)
사용 설명서: PDF
View Options
패키지 핀 CAD 기호, 풋프린트 및 3D 모델
VQFN (RGZ) 48 Ultra Librarian
TI의 평가 항목에 대한 표준 약관이 적용됩니다.

주문 및 품질

포함된 정보:
  • RoHS
  • REACH
  • 디바이스 마킹
  • 납 마감/볼 재질
  • MSL 등급/피크 리플로우
  • MTBF/FIT 예측
  • 물질 성분
  • 인증 요약
  • 지속적인 신뢰성 모니터링
포함된 정보:
  • 팹 위치
  • 조립 위치

권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상