홈 전원 관리 선형 및 저손실(LDO) 레귤레이터
홈
전원 관리
선형 및 저손실(LDO) 레귤레이터

TPS74901

활성

전원 양호 및 활성화를 지원하는 3A, 낮은 입력 전압(0.8V), 조정 가능 초저손실 전압 레귤레이터

지금 주문
데이터 시트

TPS74901

활성
데이터 시트 지금 주문

제품 상세 정보

Output options Adjustable Output Iout (max) (A) 3 Vin (max) (V) 5.5 Vin (min) (V) 0.8 Vout (max) (V) 3.6 Vout (min) (V) 0.8 Noise (µVrms) 20 Iq (typ) (mA) 3 Thermal resistance θJA (°C/W) 34, 36 Rating Catalog Load capacitance (min) (µF) 2.2 Regulated outputs (#) 1 Features Enable, Power good, Soft start Accuracy (%) 2 PSRR at 100 KHz (dB) 28 Dropout voltage (Vdo) (typ) (mV) 60, 120 Operating temperature range (°C) -40 to 125
Output options Adjustable Output Iout (max) (A) 3 Vin (max) (V) 5.5 Vin (min) (V) 0.8 Vout (max) (V) 3.6 Vout (min) (V) 0.8 Noise (µVrms) 20 Iq (typ) (mA) 3 Thermal resistance θJA (°C/W) 34, 36 Rating Catalog Load capacitance (min) (µF) 2.2 Regulated outputs (#) 1 Features Enable, Power good, Soft start Accuracy (%) 2 PSRR at 100 KHz (dB) 28 Dropout voltage (Vdo) (typ) (mV) 60, 120 Operating temperature range (°C) -40 to 125
TO-263 (KTW) 7 153.924 mm² 10.1 x 15.24 VQFN (RGW) 20 25 mm² 5 x 5 VSON (DRC) 10 9 mm² 3 x 3
  • VOUT range: 0.8V to 3.6V
  • Ultra-low VIN range: 0.8V to 5.5V
  • VBIAS range: 2.7V to 5.5V
  • Low dropout: 120mV (typical) at 3A
  • Power-good (PG) output allows supply monitoring or provides a sequencing signal for other supplies
  • Accuracy over line, load, and temperature: 1% (new chip)
  • Accuracy over line, load, and temperature: 2% (legacy chip)
  • Adjustable start-up in-rush control
  • VBIAS permits low VIN operation with good transient response
  • Stable with any output capacitor ≥ 2.2µF
  • Packages:
    • Small, 3mm × 3mm × 1mm VSON
    • 5mm × 5mm × 1mm VQFN and DDPAK-7
  • Active high enable
  • VOUT range: 0.8V to 3.6V
  • Ultra-low VIN range: 0.8V to 5.5V
  • VBIAS range: 2.7V to 5.5V
  • Low dropout: 120mV (typical) at 3A
  • Power-good (PG) output allows supply monitoring or provides a sequencing signal for other supplies
  • Accuracy over line, load, and temperature: 1% (new chip)
  • Accuracy over line, load, and temperature: 2% (legacy chip)
  • Adjustable start-up in-rush control
  • VBIAS permits low VIN operation with good transient response
  • Stable with any output capacitor ≥ 2.2µF
  • Packages:
    • Small, 3mm × 3mm × 1mm VSON
    • 5mm × 5mm × 1mm VQFN and DDPAK-7
  • Active high enable

The TPS74901 low-dropout (LDO) linear regulator provides an easy-to-use, robust power management solution for a wide variety of applications. User-programmable soft-start minimizes stress on the input power source by reducing capacitive inrush current during start-up. The soft-start is monotonic and designed for powering many different types of processors and application-specific integrated circuits (ASICs). The enable input and power-good output allow easy sequencing with external regulators. This complete flexibility allows a solution to be configured that meets the sequencing requirements of field-programmable gate arrays (FPGAs), digital signal processors (DSPs), and other applications with special start-up requirements.

A precision reference and error amplifier deliver 2% accuracy over load, line, temperature, and process. The device is stable with any type of capacitor ≥ 2.2µF, and the device is fully specified from –40°C to +125°C. The TPS74901 is offered in a small (3mm × 3mm) VSON package and a small (5mm × 5mm) VQFN package, yielding a highly compact total solution size. The device is also available in a DDPAK-7 package.

The TPS74901 low-dropout (LDO) linear regulator provides an easy-to-use, robust power management solution for a wide variety of applications. User-programmable soft-start minimizes stress on the input power source by reducing capacitive inrush current during start-up. The soft-start is monotonic and designed for powering many different types of processors and application-specific integrated circuits (ASICs). The enable input and power-good output allow easy sequencing with external regulators. This complete flexibility allows a solution to be configured that meets the sequencing requirements of field-programmable gate arrays (FPGAs), digital signal processors (DSPs), and other applications with special start-up requirements.

A precision reference and error amplifier deliver 2% accuracy over load, line, temperature, and process. The device is stable with any type of capacitor ≥ 2.2µF, and the device is fully specified from –40°C to +125°C. The TPS74901 is offered in a small (3mm × 3mm) VSON package and a small (5mm × 5mm) VQFN package, yielding a highly compact total solution size. The device is also available in a DDPAK-7 package.
filter 기타 선형 및 저손실(LDO) 레귤레이터 찾기
다운로드 스크립트와 함께 비디오 보기 동영상

관심 가지실만한 유사 제품

open-in-new 대안 비교
비교 대상 장치와 유사한 기능
TPS7A84 활성 높은 정확도를 지원하는 전원 코드가 포함된 3A, 낮은 VIN, 저잡음, 초저손실 전압 레귤레이터 TPS7A84 is the next-generation version of this device with lower noise.

기술 자료

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
9개 모두 보기
유형 직함 날짜
* Data sheet TPS74901 3A, Low Dropout Linear Regulator With Programmable Soft-Start datasheet (Rev. K) PDF | HTML 2024/06/21
Application note LDO Noise Demystified (Rev. B) PDF | HTML 2020/08/18
Application note A Topical Index of TI LDO Application Notes (Rev. F) 2019/06/27
Selection guide Low Dropout Regulators Quick Reference Guide (Rev. P) 2018/03/21
Application note LDO PSRR Measurement Simplified (Rev. A) PDF | HTML 2017/08/09
Analog Design Journal Q2 2009 Issue Analog Applications Journal 2009/05/01
Analog Design Journal Taming linear-regulator inrush currents 2009/05/01
EVM User's guide TPS74901EVM-210 (Rev. B) 2008/07/24
EVM User's guide TPS74901EVM-210 2007/04/14

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

TPS74901EVM-210 — 3A, 낮은 VIN(0.8-V) 조정 가능 초저손실 전압 레귤레이터용 TPS74901 평가 모듈

TPS74901EVM-210은 TPS74901 저손실 선형 레귤레이터 IC의 평가를 지원합니다.

이러한 레귤레이터는 저전력 바이어스 전압, VBIAS 및 전원 입력 전압, VIN이 필요합니다. 이 레귤레이터는 0.8V까지 출력 전압, 최대 3A의 출력 전류를 제공할 수 있으며, 출력 전압이 조정(전원 양호 또는 PG)에 도달할 때 높은 임피던스로 흐르는 오픈 드레인 출력의 통합 감시 회로를 가지고 있습니다.

사용 설명서: PDF
TI.com에서 구매 불가
시뮬레이션 모델

TPS74901 PSpice Transient Model (Rev. B)

SLIM031B.ZIP (60 KB) - PSpice Model
다운로드
시뮬레이션 모델

TPS74901 TINA-TI Transient Reference Design

SLIM257.TSC (94 KB) - TINA-TI Spice Model
다운로드
시뮬레이션 모델

TPS74901 TINA-TI Transient Spice Model

SLIM256.ZIP (35 KB) - TINA-TI Spice Model
다운로드
시뮬레이션 모델

TPS74901 Unencrypted PSpice Transient Model

SBVM634.ZIP (3 KB) - PSpice Model
다운로드
레퍼런스 디자인

TIDA-00431 — 8GHz DC 커플링된 차동 증폭기를 사용하는 RF 샘플링 4GSPS ADC 레퍼런스 디자인

Wideband radio frequency (RF) receivers allow greatly increased flexibility in radio designs. The wide instantaneous bandwidth allows flexible tuning without changing hardware and the ability to capture multiple channels at widely separated frequencies.

This reference design describes a wideband RF (...)

Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-01017 — 오실로스코프, 무선 테스터 및 레이더를 위한 고속 멀티 채널 ADC 클록 레퍼런스 디자인

The TIDA-01017 reference design demonstrates the performance of a clocking solution for a high speed multi-channel system, analyzed by measuring the channel to channel skew for the entire input frequency range of the RF sampling ADC. Channel to channel skew is critical for phased array radar and (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-01015 — 디지털 오실로스코프 및 무선 테스터의 12비트 고속 ADC를 위한 4GHz 클록 레퍼런스 디자인

The TIDA-01015 is a clocking solution reference design for high speed direct RF sampling GSPS ADCs. This design showcases the significance of the sampling clock to achieve high SNR for 2nd Nyquist zone input signal frequencies. ADC12J4000 is a 12-bit, 4-GSPS RF sampling ADC with 3-dB input (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-00826 — 50Ohm, 2GHz 오실로스코프 프론트 엔드 레퍼런스 디자인

This reference design is part of an analog front-end for 50Ω-input oscilloscope application. System designers can readily use this evaluation platform to process input signals from DC to 2 GHz in both frequency-domain and time-domain applications.
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-00432 — Xilinx 플랫폼을 사용하여 페이즈드 어레이 레이더 시스템을 위한 JESD204B 기가 샘플 ADC 동기화

This system level design shows how two ADC12J4000 evaluation modules (EVMs) can be synchronized together using a Xilinx VC707 platform. The design document describes the required hardware modifications and device configurations, including the clocking scheme. Example configuration files are shown (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-00359 — GSPS ADC를 위한 클로킹 솔루션 레퍼런스 디자인

Low cost, high performance clocking solution for GSPS data converters. This reference design discusses the use of a TRF3765, a low noise frequency synthesizer, generating the sampling clock for a 4 GSPS analog-to-digital converter (ADC12J4000). Experiments demonstrate data sheet comparable SNR and (...)
Design guide: PDF
회로도: PDF
패키지 핀 CAD 기호, 풋프린트 및 3D 모델
TO-263 (KTW) 7 Ultra Librarian
VQFN (RGW) 20 Ultra Librarian
VSON (DRC) 10 Ultra Librarian
TI의 평가 항목에 대한 표준 약관이 적용됩니다.

주문 및 품질

포함된 정보:
  • RoHS
  • REACH
  • 디바이스 마킹
  • 납 마감/볼 재질
  • MSL 등급/피크 리플로우
  • MTBF/FIT 예측
  • 물질 성분
  • 인증 요약
  • 지속적인 신뢰성 모니터링
포함된 정보:
  • 팹 위치
  • 조립 위치

권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상