設計ツール
PLLATINUMSIM-SW
PLLatinum™ シミュレーション・ツール
PLLATINUMSIM-SW
概要
PLLATINUMSIM-SW は、開発ユーザーが TI の各種 PLLatinum™ IC の詳細な設計とシミュレーションを行うためのシミュレーション・ツールです。これらの IC は LMX シリーズのフェーズ・ロック・ループ (PLL) とシンセサイザを搭載しています。
機能
- 電流、コスト、位相ノイズ、パッケージに基づいたパーツの選定
- 最大 4 次に対応するパッシブ・フィルタとアクティブ・フィルタのフィルタ設計
- PLL、分周エンジン、電圧制御発振器 (VCO)、入力、分周器、ループ・フィルタなどに対応する位相ノイズのシミュレーション
- 位相検出器と分周などに対応するスプリアスのシミュレーション
- VCO デジタル・キャリブレーション時間などに対応するロック時間のシミュレーション
- ボード線図の詳細なシミュレーション
ダウンロード
お役立ちリソース
設計ツール
PLLATINUMSIM-SW — PLLatinum Sim Tool
サポート対象の製品とハードウェア
製品
クロック・バッファ
クロック・ジェネレータ
クロック ジッタ クリーナ
クロック ネットワーク シンクロナイザ
RF PLL / シンセサイザ
IQ 復調器
ハードウェア開発
評価ボード
PLLATINUMSIM-SW — PLLatinum Sim Tool
製品
クロック・バッファ
クロック・ジェネレータ
クロック ジッタ クリーナ
クロック ネットワーク シンクロナイザ
RF PLL / シンセサイザ
IQ 復調器
ハードウェア開発
評価ボード
リリース情報
Added cascaded phase noise analysis
最新情報
- Added cascaded phase noise analysis