CSD25211W1015
-20 V, P-Kanal NexFET™-Leistungs-MOSFET, Einzel-WLP 1 mm x 1,5 mm, 33 mOhm, Gate-ESD-Schutz
Datenblatt
CSD25211W1015
- Ultra-low on resistance
- Ultra-low Qg and Qgd
- Small footprint 1.0 mm × 1.5 mm
- Low profile 0.62 mm height
- Pb Free
- Gate-source voltage clamp
- Gate ESD protection – 3 kV
- RoHS compliant
- Halogen free
The device is designed to deliver the lowest on resistance and gate charge in the smallest outline possible with excellent thermal characteristics in an ultra-low profile.
Ähnliche Produkte, die für Sie interessant sein könnten
Selbe Funktionalität wie der verglichene Baustein bei gleicher Anschlussbelegung
Technische Dokumentation
Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 9 Typ | Titel | Datum | ||
---|---|---|---|---|
* | Data sheet | CSD25211W1015, P-Channel NexFET Power MOSFET datasheet (Rev. B) | PDF | HTML | 16 Sep 2022 |
Application note | MOSFET Support and Training Tools (Rev. F) | PDF | HTML | 14 Jun 2024 | |
Application note | Semiconductor and IC Package Thermal Metrics (Rev. D) | PDF | HTML | 25 Mär 2024 | |
Application note | Using MOSFET Transient Thermal Impedance Curves In Your Design | PDF | HTML | 18 Dez 2023 | |
Application note | Solving Assembly Issues with Chip Scale Power MOSFETs | PDF | HTML | 14 Dez 2023 | |
Application note | Using MOSFET Safe Operating Area Curves in Your Design | PDF | HTML | 13 Mär 2023 | |
Application brief | Tips for Successfully Paralleling Power MOSFETs | PDF | HTML | 31 Mai 2022 | |
More literature | WCSP Handling Guide | 07 Nov 2019 | ||
Application note | AN-1112 DSBGA Wafer Level Chip Scale Package (Rev. AI) | 14 Jun 2019 |
Design und Entwicklung
Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.
Support-Software
Quickly trade off size, cost and performance to select the optimal MOSFET based on application conditions.
Simulationsmodell
CSD25211W1015 Unencrypted PSpice Model (Rev. A)
SLPM338A.ZIP (4 KB) - PSpice Model
Gehäuse | Pins | CAD-Symbole, Footprints und 3D-Modelle |
---|---|---|
DSBGA (YZC) | 6 | Ultra Librarian |
Bestellen & Qualität
Beinhaltete Information:
- RoHS
- REACH
- Bausteinkennzeichnung
- Blei-Finish/Ball-Material
- MSL-Rating / Spitzenrückfluss
- MTBF-/FIT-Schätzungen
- Materialinhalt
- Qualifikationszusammenfassung
- Kontinuierliches Zuverlässigkeitsmonitoring
Beinhaltete Information:
- Werksstandort
- Montagestandort
Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.
Support und Schulungen
TI E2E™-Foren mit technischem Support von TI-Ingenieuren
Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.
Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support.