ADC12DJ5200RF
ADC de 12 bits de muestreo de RF con 5,2 GSPS de doble canal o 10,4 GSPS de un solo canal
ADC12DJ5200RF
- ADC core:
- 12-bit resolution
- Up to 10.4GSPS in single-channel mode
- Up to 5.2GSPS in dual-channel mode
- Performance specifications:
- Noise floor (–20dBFS, VFS = 1VPP-DIFF):
- Dual-channel mode: –151.8dBFS/Hz
- Single-channel mode: –154.4dBFS/Hz
- ENOB (dual channel, FIN = 2.4GHz): 8.6 Bits
- Noise floor (–20dBFS, VFS = 1VPP-DIFF):
- Buffered analog inputs with VCMI of 0V:
- Analog input bandwidth (–3dB): 8GHz
- Usable input frequency range: > 10GHz
- Full-scale input voltage (VFS, default): 0.8VPP
- Noiseless aperture delay (tAD) adjustment:
- Precise sampling control: 19fs Step
- Simplifies synchronization and interleaving
- Temperature and voltage invariant delays
- Easy-to-use synchronization features:
- Automatic SYSREF timing calibration
- Timestamp for sample marking
- JESD204C serial data interface:
- Maximum lane rate: 17.16Gbps
- Support for 64b/66b and 8b/10b encoding
- 8b/10b modes are JESD204B compatible
- Optional digital down-converters (DDC):
- 4x, 8x, 16x and 32x complex decimation
- Four independent 32-Bit NCOs per DDC
- Peak RF Input Power (Diff): +26.5dBm (+ 27.5dBFS, 560x fullscale power)
- Programmable FIR filter for equalization
- Power consumption: 4W
- Power supplies: 1.1V, 1.9V
The ADC12DJ5200RF device is an RF-sampling, giga-sample, analog-to-digital converter (ADC) that can directly sample input frequencies from DC to above 10GHz. ADC12DJ5200RF can be configured as a dual-channel, 5.2GSPS ADC or single-channel, 10.4GSPS ADC. Support of a useable input frequency range of up to 10GHz enables direct RF sampling of L-band, S-band, C-band, and X-band for frequency agile systems.
The ADC12DJ5200RF uses a high-speed JESD204C output interface with up to 16 serialized lanes supporting up to 17.16Gbps line rate. Deterministic latency and multi-device synchronization is supported through JESD204C subclass-1. The JESD204C interface can be configured to trade-off line rate and number of lanes. Both 8b/10b and 64b/66b data encoding schemes are supported. 64b/66b encoding supports forward error correction (FEC) for improved bit error rates. The interface is backwards compatible with JESD204B receivers.
Innovative synchronization features, including noiseless aperture delay adjustment and SYSREF windowing, simplify system design for multi-channel applications. Optional digital down converters (DDCs) are available to provide digital conversion to baseband and to reduce the interface rate. A programmable FIR filter allows on-chip equalization.
Productos similares que pueden interesarle
Reemplazo con funcionalidad mejorada del dispositivo comparado
Pin por pin con la misma funcionalidad que el dispositivo comparado
Documentación técnica
Diseño y desarrollo
Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.
ADC12DJ5200RFEVM — Módulo de evaluación de ADC ADC12DJ5200RF de muestreo de RF de 12 bits, 5,2 GSPS dobles o 10,4 GSPS
El módulo de evaluación (EVM) ADC12DJ5200RF permite evaluar el dispositivo ADC12DJ5200RF. ADC12DJ5200RF es un convertidor analógico a digital (ADC) de baja potencia, 12 bits, 5.2 GSPS de doble canal/10.4 GSPS de un solo canal y muestreo de RF con entrada analógica en búfer, convertidor reductor (...)
TRF1208-ADC12DJ5200RFEVM — Módulo de evaluación TRF1208 para amplificador totalmente diferencial de muestreo RF de alta velocid
TSW14J59EVM — Módulo de evaluación TSW14J59
El módulo de evaluación (EVM) TSW14J59 es una tarjeta de captura de datos de última generación que se utiliza para evaluar el rendimiento de la nueva familia TI JESD204C_B de convertidores analógico-digitales (ADC) de alta velocidad, convertidores digital-analógico (DAC) de alta velocidad y (...)
ANNAP-3P-WWDM60 — Annapolis Microsystems de 4 canales ADC, tarjeta intermedia DAC FPGA de 2 canales hasta 10 GSPS
TI204C-IP — Request for JESD204 rapid design IP
The JESD204 rapid design IP has been designed to enable FPGA engineers to achieve an accelerated path to a working JESD204 system. The IP has been architected in a way that downstream digital processing and other application logic are isolated from most of the performance- and timing-critical (...)
Productos y hardware compatibles
Productos
DAC de alta velocidad (> 10 MSPS)
Transmisores
Receptores
ADC de alta velocidad (≥ 10 MSPS)
Transceptores de muestreo de RF
DATACONVERTERPRO-SW — High Speed Data Converter Pro GUI Installer, v5.20
This high-speed data converter pro GUI is a PC (Windows® XP/7/10 compatible) program designed to aid in evaluation of most TI high-speed data converter [analog-to-digital converter (ADC) and digital-to-analog converter (DAC)] and analog front-end (AFE) platforms. Designed to support the entire (...)
Productos y hardware compatibles
Productos
DAC de alta velocidad (> 10 MSPS)
Transmisores
Receptores
ADC de alta velocidad (≥ 10 MSPS)
AFE de ultrasonido
Transceptores de muestreo de RF
Desarrollo de hardware
Placa de evaluación
Software
Soporte de software
ADC12DJ5200RF IBIS and IBIS-AMI Model (Rev. A)
FREQ-DDC-FILTER-CALC — RF-Sampling Frequency Planner, Analog Filter, and DDC Excel Calculator
This Excel calculator provides system designers a way to simplify the design and debugging of direct RF-sampling receivers. It offers three functions: frequency planning, analog filtering, and decimation filter spur location.
In the concept phase, a frequency-planning tool enables fine tuning of (...)
Productos y hardware compatibles
Productos
Receptores
ADC de alta velocidad (≥ 10 MSPS)
Transceptores de muestreo de RF
SLVRBH0 — ADC12DJ5200RF-EVM Assembly Package
Productos y hardware compatibles
Productos
ADC de alta velocidad (≥ 10 MSPS)
PSPICE-FOR-TI — PSpice® para herramienta de diseño y simulación de TI
TIDA-01027 — Diseño de referencia de fuente de alimentación de bajo ruido, que maximiza el rendimiento en sistema
TIDA-01028 — Diseño de referencia de interfaz analógica 12.8 GSPS para osciloscopio de alta velocidad y digitaliz
TIDA-010128 — Diseño de referencia de 20.8 GSPS escalable para digitalizadores de 12 bits
Encapsulado | Pines | Símbolos CAD, huellas y modelos 3D |
---|---|---|
FCCSP (AAV) | 144 | Ultra Librarian |
FCCSP (ZEG) | 144 | Ultra Librarian |
Pedidos y calidad
- RoHS
- REACH
- Marcado del dispositivo
- Acabado de plomo/material de la bola
- Clasificación de nivel de sensibilidad a la humedad (MSL) / reflujo máximo
- Estimaciones de tiempo medio entre fallas (MTBF)/fallas en el tiempo (FIT)
- Contenido del material
- Resumen de calificaciones
- Monitoreo continuo de confiabilidad
- Lugar de fabricación
- Lugar de ensamblaje
Los productos recomendados pueden tener parámetros, módulos de evaluación o diseños de referencia relacionados con este producto de TI.
Soporte y capacitación
Foros de TI E2E™ con asistencia técnica de los ingenieros de TI
El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.
Si tiene preguntas sobre la calidad, el paquete o el pedido de productos de TI, consulte el soporte de TI.