ホーム インターフェイス 高速 SerDes FPD-Link SerDes
ホーム
インターフェイス
高速 SerDes
FPD-Link SerDes

DS99R421-Q1

アクティブ

5 ～ 43MHz、FPD-Link LVDS (3 個のデータ + 1 個のクロック) から FPD-Link II LVDS (クロック埋め込み、DC 平衡型) への変換

ご注文はこちら
データシート

DS99R421-Q1

アクティブ
データシート ご注文はこちら

製品詳細

Function Serializer Color depth (bpp) 18 Input compatibility FPD-Link LVDS Output compatibility FPD-Link LVDS Features Low-EMI Point-to-Point Communication Applications In-vehicle Infotainment (IVI) EMI reduction LVDS Diagnostics BIST Rating Automotive Operating temperature range (°C) -40 to 105
Function Serializer Color depth (bpp) 18 Input compatibility FPD-Link LVDS Output compatibility FPD-Link LVDS Features Low-EMI Point-to-Point Communication Applications In-vehicle Infotainment (IVI) EMI reduction LVDS Diagnostics BIST Rating Automotive Operating temperature range (°C) -40 to 105
WQFN (NJK) 36 36 mm² 6 x 6

  • 5 MHz–43 MHz embedded clock & DC-Balanced data transmission (21 total LVDS data bits plus 3 low speed LVCMOS data bits)
  • User adjustable pre-emphasis driving ability through external resistor on LVDS outputs and capable to drive up to 10 meters shielded twisted-pair cable
  • Supports AC-coupling data transmission
  • 100Ω Integrated termination resistor at LVDS input
  • Power-down control
  • Available @SPEED BIST to DS90UR124 to validate link integrity
  • All LVCMOS inputs & control pins have internal pulldown
  • Schmitt trigger inputs on OS[2:0] to minimize metastable conditions.
  • Outputs Tri-Stated through DEN
  • On-chip filters for PLLs
  • Power supply range 3.3V ± 10%
  • Automotive temperature range −40°C to +105°C
  • Greater than 8kV ESD Tolerance
  • Meets ISO 10605 ESD and AEC-Q100 compliance
    •

  • 5 MHz–43 MHz embedded clock & DC-Balanced data transmission (21 total LVDS data bits plus 3 low speed LVCMOS data bits)
  • User adjustable pre-emphasis driving ability through external resistor on LVDS outputs and capable to drive up to 10 meters shielded twisted-pair cable
  • Supports AC-coupling data transmission
  • 100Ω Integrated termination resistor at LVDS input
  • Power-down control
  • Available @SPEED BIST to DS90UR124 to validate link integrity
  • All LVCMOS inputs & control pins have internal pulldown
  • Schmitt trigger inputs on OS[2:0] to minimize metastable conditions.
  • Outputs Tri-Stated through DEN
  • On-chip filters for PLLs
  • Power supply range 3.3V ± 10%
  • Automotive temperature range −40°C to +105°C
  • Greater than 8kV ESD Tolerance
  • Meets ISO 10605 ESD and AEC-Q100 compliance
    •

    The DS99R421 converts a FPD-Link input with 4 non-DC Balanced LVDS (3 LVDS Data + LVDS Clock) plus 3 over-sampled low speed control bits into a single LVDS DC-balanced serial stream with embedded clock information. This single serial stream simplifies transferring the 24-bit bus over a single differential pair of PCB traces and cable by eliminating the skew problems between the 3 parallel LVDS data inputs and LVDS clock paths. It saves system cost by narrowing 4 LVDS pairs to 1 LVDS pair that in turn reduce PCB layers, cable width, connector size, and pins.

    The DS99R421 incorporates a single serialized LVDS signal on the high-speed I/O. Embedded clock LVDS provides a low power and low noise environment for reliably transferring data over a serial transmission path. By optimizing the converter output edge rate for the operating frequency range EMI is further reduced.

    In addition the device features pre-emphasis to boost signals over longer distances using lossy cables. Internal DC balanced encoding is used to support AC-Coupled interconnects.

    The DS99R421 converts a FPD-Link input with 4 non-DC Balanced LVDS (3 LVDS Data + LVDS Clock) plus 3 over-sampled low speed control bits into a single LVDS DC-balanced serial stream with embedded clock information. This single serial stream simplifies transferring the 24-bit bus over a single differential pair of PCB traces and cable by eliminating the skew problems between the 3 parallel LVDS data inputs and LVDS clock paths. It saves system cost by narrowing 4 LVDS pairs to 1 LVDS pair that in turn reduce PCB layers, cable width, connector size, and pins.

    The DS99R421 incorporates a single serialized LVDS signal on the high-speed I/O. Embedded clock LVDS provides a low power and low noise environment for reliably transferring data over a serial transmission path. By optimizing the converter output edge rate for the operating frequency range EMI is further reduced.

    In addition the device features pre-emphasis to boost signals over longer distances using lossy cables. Internal DC balanced encoding is used to support AC-Coupled interconnects.

    filter その他の FPD-Link SerDes を検索
    ダウンロード 字幕付きのビデオを表示 ビデオ

    技術資料

    star =TI が選定したこの製品の主要ドキュメント
    結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
    5 をすべて表示
    種類 タイトル 最新の英語版をダウンロード 日付
    * データシート 5-43 MHz FPD-Link LVDS (3 Data + 1 Clock) to FPD-Link II LVDS Converter (jp) データシート (Rev. C 翻訳版) 最新英語版 (Rev.D) PDF | HTML 2009年 9月 1日
    アプリケーション・ノート LVDS Repeaters and Crosspoints Extend the Reach of FPD-Link II Interfaces (Rev. A) 2013年 4月 29日
    アプリケーション・ノート AN-1807 FPD-Link II Display SerDes Overview (Rev. B) 2013年 4月 26日
    アプリケーション・ノート Extending the Reach of a FPD-Link II Interface with Cable Drivers and Equalizers (Rev. A) 2013年 4月 26日
    ユーザー・ガイド FPD to SERDES (UR) Translator Chip DS99R421 Evaluation Kit User's Guide 2012年 1月 26日

    設計および開発

    その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

    シミュレーション・ツール

    PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

    PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

    設計とシミュレーション向けの環境である PSpice for TI (...)
    リクエスト
    シミュレーション・ツール

    TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム

    TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。

    TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)

    TINA は DesignSoft (...)

    ユーザー ガイド: PDF
    英語版 (Rev.A): PDF
    View Options
    リファレンス・デザイン

    TIDA-00136 — WVGA デジタル・ビデオ SerDes、車載 TFT LCD ディスプレイ用、OpenLDI インターフェイス・リファレンス・デザイン付き

    The TIDA-00136 reference design is a high speed serial video interface to connect a remote automotive WVGA TFT LCD display with OpenLDI (LVDS) Interface to a video processing system. It uses TIs FPD-Link II SerDes technology to transmit uncompressed video data over shielded twisted pair or Coax (...)
    設計ガイド: PDF
    回路図: PDF
    パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
    WQFN (NJK) 36 Ultra Librarian
    TI の評価品に関する標準契約約款が適用されます。

    購入と品質

    記載されている情報：
    • RoHS
    • REACH
    • デバイスのマーキング
    • リード端子の仕上げ / ボールの原材料
    • MSL 定格 / ピーク リフロー
    • MTBF/FIT 推定値
    • 使用原材料
    • 認定試験結果
    • 継続的な信頼性モニタ試験結果
    記載されている情報：
    • ファブの拠点
    • 組み立てを実施した拠点

    推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

    サポートとトレーニング

    TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

    投稿されたすべてのフォーラムトピック (英語) を表示

    コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

    TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

    ビデオ