パッケージ情報
パッケージ | ピン数 VQFN (RGZ) | 48 |
動作温度範囲 (℃) -40 to 85 |
パッケージ数量 | キャリア 2,500 | LARGE T&R |
SN65MLVD040 の特徴
- 低電圧の差動 30Ω~55Ω ライン ドライバおよびレシーバにより最高 250Mbps までの信号速度に対応(1)。最高 125MHz のクロック周波数
- マルチポイント データ交換について M-LVDS 標準 TIA/EIA-899 準拠またはこれを上回る
- ドライバ出力電圧の遷移時間制御による信号品質の向上
- -1V~3.4V の同相電圧範囲により、2V のグランド ノイズでデータ転送が可能
- ドライバ ディセーブル時または VCC ≤ 1.5V 時にバス ピンが高インピーダンス
- ドライバおよびレシーバごとに独立のイネーブル
- 強化 ESD 保護機能:すべてのピンで 7kV HBM
- 48 ピン 7 X 7 QFN (RGZ)
- M-LVDS バスの電源オン / オフ時のグリッチ フリー
SN65MLVD040 に関する概要
SN65MLVD040 は、TIA/EIA-899 (M-LVDS) 規格に完全準拠してマルチポイント低電圧差動信号を送受信するための 4 つの半二重トランシーバを備えており、最高 250Mbps の信号速度で動作するよう最適化されています。ドライバ出力は、最小 30 Ω の負荷を供給するマルチポイント バスをサポートするように設計されており、バックプレーンの伝送ラインからスタブをオフにできるように、制御された遷移時間が組み込まれています。
M-LVDS 規格では、Type-1 および Type-2 という 2 種類のレシーバが定義されています。Type-1 レシーバは、ゼロを中心とするスレッショルドで、25mV のヒステリシスを設けて、入力が失われた場合の出力発振を防止します。 Type-2 レシーバは、オフセット スレッショルドを使用してフェイルセーフを実装しています。xFSEN ピンを使用して、各チャネルの Type-1 および Type-2 レシーバを選択します。さらに、ドライバの立ち上がり時間と立ち下がり時間は 1ns~2ns であり、M-LVDS 規格に準拠して 250Mbps での動作を実現すると同時に、バス上にスタブも備えています。レシーバ出力はスルーレート制御されているため、大きな電流サージに伴う EMI およびクロストークの影響を低減できます。M-LVDS 規格ではバス上に 32 のノードを接続でき、低い同相モードを許容できる場合や、より速い信号速度が必要な場合に、RS-485 の高速な代替となります。
ドライバ ロジック入力とレシーバ ロジック出力は、一部のトランシーバ デザインのように互いに接続されるのではなく、個別のピンに配置されています。ドライバには個別のイネーブル (DE) があり、レシーバ (RE) も同様です。このようにロジック入力、ロジック出力、イネーブル ピンを個別に配置することで、listen-while-talking 動作が可能になります。これらのデバイスは、-40℃~85℃での動作が規定されています。