애플리케이션 소프트웨어 및 프레임워크
DP83TG721-Q1-DESIGN — DP83TG721-Q1 1000BASE-T1 PHY with TC-10 & IEEE 1588v2 / 802.1AS
DP83TG721-Q1
DP83TG721S-Q1
- IEEE802.3bp 1000BASE-T1 compliant
- OA TC10 compliant, <20µA sleep current
- Local and remote wake up and wake forwarding
- Advanced TSN
- IEEE 1588v2/802.1AS Time Synchronization
- Hardware time-stamping with integrated phase correction
- Highly accurate 1pps signal (±15ns)
- Audio Clocking
- AVB IEEE 1722 media clock generation capability
- Phase synchronized wall clock output: 1KHz to 50MHz
- I2S & TDM8 SCLK/FSYNC/MCLK clock generation
- Open Alliance TC12 Interoperability and EMC compliant
- OA EMC compliant
- SAE J2962-3 EMC Compliant
- Integrated LPF on MDI pins
- MAC Interfaces: MII, RMII, RGMII, and SGMII
- Supported I/O voltages: 3.3V, 2.5V, and 1.8V
- Pin compatible with TI’s 100BASE-T1 PHYs and 1000BASE-T1 PHYs
- Single board design for 100BASE-T1 and 1000BASE-T1 with required BOM change
- Diagnostic tool kit
- Temperature, Voltage, ESD monitor
- Data throughput calculator : Inbuilt MAC packet generator, counter and error checker
- Signal Quality Indicator
- TDR based open and short cable fault detection
- CQI for cable degradation monitoring
- Loopback modes
- AEC-Q100 Qualified
- IEC61000-4-2 ESD : ±8kV contact discharge
The DP83TG721-Q1 is an IEEE 802.3bp and Open Alliance compliant automotive 1000Base-T1 Ethernet physical layer transceiver. The DP83TG721-Q1 provides all physical layer functions needed to transmit and receive data over unshielded/shielded single twisted-pair cables. The device provides xMII flexibility with support for RGMII and SGMII MAC interfaces.
DP83TG721-Q1 supports OA TC10 low power sleep feature (with wake forwarding) to reduce system power consumption when communication is not required. This device offers the Diagnostic Tool Kit, with an extensive list of real-time monitoring tools, debug tools and test modes.
DP83TG721-Q1 integrates IEEE 1588v2/802.1AS hardware time stamping & fractional PLL enabling highly accurate time synchronization. The fractional PLL enables frequency/phase synchronization of the Wall Clock eliminating need for external VCXO and generating wide range of time synchronized frequencies needed for Audio, Video and other ADAS applications.
DP83TG721-Q1 also integrates IEEE 1722 CRF decode to generate Media Clock (wall clock synchronized) for AVB & other Audio standards. The DP83TG721-Q1 is also capable of generating FSYNC/SCLK (wall clock synchronized) for I2S/TDM8 interface needed for audio applications.
The DP83TG721-Q1 is compatible to TI’s 100BASE-T1 PHYs and 1000BASE-T1 PHYs enabling design scalability with single board for both speeds.
추가 정보 요청
전체 데이터시트 및 추가 리소스가 NDA에 따라 제공됩니다. 지금 요청
기술 자료
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
4개 모두 보기 | 유형 | 직함 | 날짜 | ||
|---|---|---|---|---|
| * | Data sheet | DP83TG721x-Q1 1000BASE-T1 Automotive Ethernet PHY with Advanced TSN and AVB datasheet (Rev. A) | PDF | HTML | 2024/06/10 |
| Application note | SGMII Troubleshooting Guide | PDF | HTML | 2024/11/05 | |
| Application note | Basic Ethernet Interface Debug With Linux | PDF | HTML | 2024/10/11 | |
| Application note | How to Integrate Linux Driver Into Your System | PDF | HTML | 2024/07/12 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
평가 보드
DP83TG721EVM-MC — DP83TG721 1000Base-T1~1000Base-T 미디어 컨버터 평가 모델
The DP83TG721EVM-MC는 1000Mbps 속도를 지원하며 IEEE 802.3bp와 호환됩니다. 이 평가 보드는 비트 오류율 테스트 및 상호 운용성 테스트를 활성화하는 미디어 컨버터입니다. USB-2-MDIO 그래픽 사용자 인터페이스 도구와 함께 사용할 수 있는 온보드 MSP430F5529가 있습니다. DP83867은 RGMII MAC 인터페이스를 사용하는 구리(1000BASE-T) 지원을 위해 제공됩니다.
드라이버 또는 라이브러리
ETHERNET-SW — 이더넷 PHY 드라이버 및 툴
텍사스 인스트루먼트의 이더넷 물리적 계층(PHY) 트랜시버용 드라이버는 직렬 관리 인터페이스(MDC/MDIO)를 통한 통신을 지원하여 PHY 레지스터를 구성하고 읽습니다. Linux 및 RTOS 드라이버는 github에서 찾을 수 있습니다.
사용 설명서: PDF
시뮬레이션 툴
PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®
TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
시뮬레이션 툴
TINA-TI — SPICE 기반 아날로그 시뮬레이션 프로그램
TINA-TI provides all the conventional DC, transient and frequency domain analysis of SPICE and much more. TINA has extensive post-processing capability that allows you to format results the way you want them. Virtual instruments allow you to select input waveforms and probe circuit nodes voltages (...)
사용 설명서: PDF
레퍼런스 디자인
TIDA-020071 — TDA4 쿼드 차량용 PHY RGMII 레퍼런스 설계
이 레퍼런스 설계는 RGMII 이더넷 확장 커넥터를 통해 Jacinto™ 7 프로세서 EVM 보드와 상호 작용합니다. 차량용 이더넷 연결은 TI의 차량용 이더넷 물리적 계층(PHY)을 통해 추가됩니다. 이 설계는 TI의 DP83TC818S-Q1 100Mbps 및 DP83TG721S-Q1 1000Mbps 단일 페어 이더넷(SPE) PHY의 구현을 보여줍니다.로 구현됩니다. 커플링 네트워크는 12V에서 데이터 라인에 결합하는 데 사용됩니다.
Design guide: PDF
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| VQFN (RHA) | 36 | Ultra Librarian |
주문 및 품질
포함된 정보:
- RoHS
- REACH
- 디바이스 마킹
- 납 마감/볼 재질
- MSL 등급/피크 리플로우
- MTBF/FIT 예측
- 물질 성분
- 인증 요약
- 지속적인 신뢰성 모니터링
포함된 정보:
- 팹 위치
- 조립 위치
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.