홈 전원 관리 게이트 드라이버 절연 게이트 드라이버
홈
전원 관리
게이트 드라이버
절연 게이트 드라이버

UCC21541

활성

DW 패키지에서 8V UVLO, 듀얼 입력, 비활성 핀을 지원하는 5.7kVrms 1.5A/2.5A 듀얼 채널 절연 게이트 드라이버

지금 주문
데이터 시트

UCC21541

활성
데이터 시트 지금 주문

제품 상세 정보

Number of channels 2 Isolation rating Reinforced Withstand isolation voltage (VISO) (Vrms) 5000 Working isolation voltage (VIOWM) (Vrms) 1414 Transient isolation voltage (VIOTM) (VPK) 7070 Power switch GaNFET, IGBT, MOSFET Peak output current (A) 2.5 Features Disable, Programmable dead time Output VCC/VDD (max) (V) 18 Output VCC/VDD (min) (V) 9.2 Input supply voltage (min) (V) 3 Input supply voltage (max) (V) 5.5 Propagation delay time (µs) 0.028 Input threshold CMOS, TTL Operating temperature range (°C) -40 to 125 Rating Catalog Bootstrap supply voltage (max) (V) 1414 Rise time (ns) 8 Fall time (ns) 9 Undervoltage lockout (typ) (V) 8
Number of channels 2 Isolation rating Reinforced Withstand isolation voltage (VISO) (Vrms) 5000 Working isolation voltage (VIOWM) (Vrms) 1414 Transient isolation voltage (VIOTM) (VPK) 7070 Power switch GaNFET, IGBT, MOSFET Peak output current (A) 2.5 Features Disable, Programmable dead time Output VCC/VDD (max) (V) 18 Output VCC/VDD (min) (V) 9.2 Input supply voltage (min) (V) 3 Input supply voltage (max) (V) 5.5 Propagation delay time (µs) 0.028 Input threshold CMOS, TTL Operating temperature range (°C) -40 to 125 Rating Catalog Bootstrap supply voltage (max) (V) 1414 Rise time (ns) 8 Fall time (ns) 9 Undervoltage lockout (typ) (V) 8
SOIC (DW) 16 106.09 mm² 10.3 x 10.3
  • Wide body package options
    • DW SOIC-16: pin-2-pin to UCC21520
    • DWK SOIC-14: 3.3 mm Ch-2-Ch spacing
  • Up to 4A peak source and 6A peak sink output
  • Up to 18V VDD output drive supply
    • 5V and 8V VDD UVLO options
  • CMTI greater than 125V/ns
  • Switching parameters:
    • 33ns typical propagation delay
    • 6ns maximum pulse-width distortion
    • 10µs maximum VDD power-up delay
  • Resistor-programmable dead time
  • TTL and CMOS compatible inputs
  • Safety-related certifications (planned):
    • 8000VPK reinforced isolation per DIN EN IEC 60747-17 (VDE 0884-17)
    • 5700VRMS isolation for 1 minute per UL 1577
    • CQC certification per GB4943.1-2022
  • Wide body package options
    • DW SOIC-16: pin-2-pin to UCC21520
    • DWK SOIC-14: 3.3 mm Ch-2-Ch spacing
  • Up to 4A peak source and 6A peak sink output
  • Up to 18V VDD output drive supply
    • 5V and 8V VDD UVLO options
  • CMTI greater than 125V/ns
  • Switching parameters:
    • 33ns typical propagation delay
    • 6ns maximum pulse-width distortion
    • 10µs maximum VDD power-up delay
  • Resistor-programmable dead time
  • TTL and CMOS compatible inputs
  • Safety-related certifications (planned):
    • 8000VPK reinforced isolation per DIN EN IEC 60747-17 (VDE 0884-17)
    • 5700VRMS isolation for 1 minute per UL 1577
    • CQC certification per GB4943.1-2022

The UCC2154x is an isolated dual channel gate driver family designed with up to 4 A/6 A peak source/sink current to drive power MOSFET, IGBT, and GaN transistors. UCC2154x in DWK package also offers 3.3-mm minimum channel-to-channel spacing, which facilitates higher bus voltage.

The UCC2154x family can be configured as two low-side drivers, two high-side drivers, or a half-bridge driver. The input side is isolated from the two output drivers by a 5.7-kVRMS isolation barrier, with a minimum of 125-V/ns common-mode transient immunity (CMTI).

Protection features include: resistor programmable dead time, disable feature to shut down both outputs simultaneously, and negative voltage handling for up to –5-V spikes for 50 ns on input pins. All supplies have UVLO protection.

The UCC2154x is an isolated dual channel gate driver family designed with up to 4 A/6 A peak source/sink current to drive power MOSFET, IGBT, and GaN transistors. UCC2154x in DWK package also offers 3.3-mm minimum channel-to-channel spacing, which facilitates higher bus voltage.

The UCC2154x family can be configured as two low-side drivers, two high-side drivers, or a half-bridge driver. The input side is isolated from the two output drivers by a 5.7-kVRMS isolation barrier, with a minimum of 125-V/ns common-mode transient immunity (CMTI).

Protection features include: resistor programmable dead time, disable feature to shut down both outputs simultaneously, and negative voltage handling for up to –5-V spikes for 50 ns on input pins. All supplies have UVLO protection.
filter 기타 절연 게이트 드라이버 찾기
다운로드 스크립트와 함께 비디오 보기 동영상

관심 가지실만한 유사 제품

open-in-new 대안 비교
비교 대상 장치와 동일한 기능을 지원하는 핀 대 핀
UCC21542 활성 8V UVLO 및 3.3mm 채널 간 간격 옵션을 지원하는 5.7kVrms, 4A/6A 듀얼 채널 절연 게이트 드라이버 Non-Programmable deadtime version

기술 자료

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
6개 모두 보기
유형 직함 날짜
* Data sheet UCC2154x Reinforced Isolation Dual-Channel Gate Driver With 3.3mm Channel-to-Channel Spacing Option datasheet (Rev. E) PDF | HTML 2024/11/08
Certificate UCC21540 CQC Certificate of Product Certification 2023/08/17
Application brief The Use and Benefits of Ferrite Beads in Gate Drive Circuits PDF | HTML 2021/12/16
Certificate CQC19001226951 2021/02/05
Test report Peak Efficiency at 99%, 585-W High-Voltage Buck Reference Design 2020/04/24
EVM User's guide Using the UCC21540EVM 2018/07/27

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

UCC21540EVM — 3.3mm 채널 간 간격을 지원하는 5.0kVrms 절연 듀얼 채널 게이트 드라이버 평가 모듈

UCC21540EVM is designed for evaluating UCC21540, which is an isolated dual-channel gate driver with 4-A source and 6-A sink peak current capability. This EVM serves as a reference design for driving power MOSFETs with up to 18V drive voltage, UCC21540 pin function identification, components (...)
사용 설명서: PDF
TI.com에서 구매 불가
시뮬레이션 모델

UCC21541 PSpice Transient Model

SLUM657.ZIP (20 KB) - PSpice Model
다운로드
시뮬레이션 툴

PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®

TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.

TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
요청
레퍼런스 디자인

TIDA-010210 — GaN 레퍼런스 디자인 기반의 11kW, 양방향, 3상 ANPC

이 레퍼런스 디자인은 3레벨, 3상, 질화 갈륨(GaN) 기반 ANPC 인버터 전력계 구현을 위한 설계 템플릿을 제공합니다. 빠른 스위칭 전원 디바이스를 사용하면 100kHz~높은 주파수로 스위칭할 수 있어 필터의 자기 크기를 줄이고 전력 단계의 전력 밀도를 높일 수 있습니다. 멀티 레벨 토폴로지를 사용하면 최대 1000V의 높은 DC 버스 전압에서 600V 정격 전원 디바이스를 사용할 수 있습니다. 낮은 스위칭 전압 스트레스로 스위칭 손실을 98.5%의 피크 효율을 달성할 수 있습니다.
Design guide: PDF
회로도: PDF
레퍼런스 디자인

PMP40500 — 54Vdc 입력, 12V 42A 출력 하프 브리지 레퍼런스 설계

이 12V, 42A 출력 하프 브리지 레퍼런스 설계는 유선 네트워크 캠퍼스 및 브랜치 스위치에서 버스 컨버터를 위한 것입니다. 이 설계는 높은 효율 및 다양한 결함(과전류 및 단락) 보호 기능을 제공합니다. 이 설계는 3 kVRMS 기본 및 기능 절연 게이트 드라이버 UCC21220D, UCC21220AD, UCC21222D 및 5.7kRMS 강화 절연 게이트 드라이버 UCC21540D, UCC21540DWK 및 UCC21541DW를 사용한 효율성 비교를 제공합니다.
Test report: PDF
회로도: PDF
패키지 핀 CAD 기호, 풋프린트 및 3D 모델
SOIC (DW) 16 Ultra Librarian
TI의 평가 항목에 대한 표준 약관이 적용됩니다.

주문 및 품질

포함된 정보:
  • RoHS
  • REACH
  • 디바이스 마킹
  • 납 마감/볼 재질
  • MSL 등급/피크 리플로우
  • MTBF/FIT 예측
  • 물질 성분
  • 인증 요약
  • 지속적인 신뢰성 모니터링
포함된 정보:
  • 팹 위치
  • 조립 위치

권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상