ホーム インターフェイス 高速 SerDes FPD-Link SerDes
ホーム
インターフェイス
高速 SerDes
FPD-Link SerDes

DS90CF564

アクティブ

LVDS 18 ビット・カラー・フラット・パネル・ディスプレイ (FPD) リンク - 65MHz

ご注文はこちら
データシート

DS90CF564

アクティブ
データシート ご注文はこちら

製品詳細

Function Deserializer Color depth (bpp) 18 Input compatibility FPD-Link LVDS Output compatibility LVCMOS Features Low-EMI Point-to-Point Communication Applications In-vehicle Infotainment (IVI) EMI reduction LVDS Rating Catalog Operating temperature range (°C) -10 to 70
Function Deserializer Color depth (bpp) 18 Input compatibility FPD-Link LVDS Output compatibility LVCMOS Features Low-EMI Point-to-Point Communication Applications In-vehicle Infotainment (IVI) EMI reduction LVDS Rating Catalog Operating temperature range (°C) -10 to 70
TSSOP (DGG) 48 101.25 mm² 12.5 x 8.1

  • 20 to 65 MHz shift clk support
  • Up to 171 Mbytes/s bandwidth
  • Cable size is reduced to save cost
  • 290 mV swing LVDS devices for low EMI
  • Low power CMOS design (< 550 mW typ)
  • Power-down mode saves power (< 0.25 mW)
  • PLL requires no external components
  • Low profile 48-lead TSSOP package
  • Falling edge data strobe
  • Compatible with TIA/EIA-644 LVDS standard
  • Single pixel per clock XGA (1024 x 768)
  • Supports VGA, SVGA, XGA and higher
  • 1.3 Gbps throughput
    •

  • 20 to 65 MHz shift clk support
  • Up to 171 Mbytes/s bandwidth
  • Cable size is reduced to save cost
  • 290 mV swing LVDS devices for low EMI
  • Low power CMOS design (< 550 mW typ)
  • Power-down mode saves power (< 0.25 mW)
  • PLL requires no external components
  • Low profile 48-lead TSSOP package
  • Falling edge data strobe
  • Compatible with TIA/EIA-644 LVDS standard
  • Single pixel per clock XGA (1024 x 768)
  • Supports VGA, SVGA, XGA and higher
  • 1.3 Gbps throughput
    •

    The DS90CF563 transmitter converts 21 bits of CMOS/TTL data into three LVDS (Low Voltage Differential Signaling) data streams. A phase-locked transmit clock is transmitted in parallel with the data streams over a fourth LVDS link. Every cycle of the transmit clock 21 bits of input data are sampled and transmitted. The DS90CF564 receiver converts the LVDS data streams back into 21 bits of CMOS/TTL data. At a transmit clock frequency of 65 MHz, 18 bits of RGB data and 3 bits of LCD timing and control data (FPLINE, FPFRAME, DRDY) are transmitted at a rate of 455 Mbps per LVDS data channel. Using a 65 MHz clock, the data throughput is 171 Mbytes per second. These devices are offered with falling edge data strobes for convenient interface with a variety of graphics and LCD panel controllers.

    This chipset is an ideal means to solve EMI and cable size problems associated with wide, high speed TTL interfaces.

    The DS90CF563 transmitter converts 21 bits of CMOS/TTL data into three LVDS (Low Voltage Differential Signaling) data streams. A phase-locked transmit clock is transmitted in parallel with the data streams over a fourth LVDS link. Every cycle of the transmit clock 21 bits of input data are sampled and transmitted. The DS90CF564 receiver converts the LVDS data streams back into 21 bits of CMOS/TTL data. At a transmit clock frequency of 65 MHz, 18 bits of RGB data and 3 bits of LCD timing and control data (FPLINE, FPFRAME, DRDY) are transmitted at a rate of 455 Mbps per LVDS data channel. Using a 65 MHz clock, the data throughput is 171 Mbytes per second. These devices are offered with falling edge data strobes for convenient interface with a variety of graphics and LCD panel controllers.

    This chipset is an ideal means to solve EMI and cable size problems associated with wide, high speed TTL interfaces.
    filter その他の FPD-Link SerDes を検索
    ダウンロード 字幕付きのビデオを表示 ビデオ

    技術資料

    star =TI が選定したこの製品の主要ドキュメント
    結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
    8 をすべて表示
    種類 タイトル 最新の英語版をダウンロード 日付
    * データシート DS90CF563/DS90CF564 LVDS 18-Bit Color Flat Panel Display(FPD) Link - 65 MH(jp) データシート (Rev. C 翻訳版) 最新英語版 (Rev.E) PDF | HTML 2011年 7月 18日
    アプリケーション・ノート High-Speed Layout Guidelines for Reducing EMI for LVDS SerDes Designs 2018年 11月 9日
    アプリケーション・ノート How to Map RGB Signals to LVDS/OpenLDI(OLDI) Displays (Rev. A) 2018年 6月 29日
    アプリケーション・ノート AN-1032 An Introduction to FPD-Link (Rev. C) 2017年 8月 8日
    アプリケーション・ノート Application Note 1032 An Introduction to FPD-Link (jp) 2009年 4月 3日
    アプリケーション・ノート TFT Data Mapping for Dual Pixel LDI Application - Alternate A - Color Map 2004年 5月 15日
    アプリケーション・ノート Application Note 1056 STN Application Using FPD-Link (jp) 英語版 2004年 5月 14日
    アプリケーション・ノート 1085 FPD-Link PCB and Interconnect Design-In Guidelines (jp) 英語版 2004年 5月 14日

    設計および開発

    その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

    シミュレーション・ツール

    PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

    PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

    設計とシミュレーション向けの環境である PSpice for TI (...)
    リクエスト
    シミュレーション・ツール

    TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム

    TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。

    TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)

    TINA は DesignSoft (...)

    ユーザー ガイド: PDF
    英語版 (Rev.A): PDF
    View Options
    パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
    TSSOP (DGG) 48 Ultra Librarian
    TI の評価品に関する標準契約約款が適用されます。

    購入と品質

    記載されている情報：
    • RoHS
    • REACH
    • デバイスのマーキング
    • リード端子の仕上げ / ボールの原材料
    • MSL 定格 / ピーク リフロー
    • MTBF/FIT 推定値
    • 使用原材料
    • 認定試験結果
    • 継続的な信頼性モニタ試験結果
    記載されている情報：
    • ファブの拠点
    • 組み立てを実施した拠点

    サポートとトレーニング

    TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

    投稿されたすべてのフォーラムトピック (英語) を表示

    コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

    TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

    ビデオ