SN65LVDS4
- Designed for Signaling Rates(1) up to:
- 500-Mbps Receiver
- Operates From a 1.8-V or 2.5-V Core Supply
- Available in 1.5-mm × 2-mm UQFN Package
- Bus-Terminal ESD Exceeds 2 kV (HBM)
- Low-Voltage Differential Signaling With Typical
Output Voltages of 350 mV Into a 100-Ω Load - Propagation Delay Times
- 2.1 ns Typical Receiver
- Power Dissipation at 250 MHz
- 40 mW Typical
- Requires External Failsafe
- Differential Input Voltage Threshold Less Than 50
mV - Can Provide Output Voltage Logic Level (3.3-V
LVTTL, 2.5-V LVCMOS, 1.8-V LVCMOS) Based
on External VDD Pin, Thus Eliminating External
LevelTranslation
The SN65LVDS4 is a single, low-voltage, differential line receiver in a small-outline UQFN package.
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
10 をすべて表示 | 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | SN65LVDS4 1.8-V High-Speed Differential Line Receiver データシート (Rev. A) | PDF | HTML | 2015年 11月 30日 | ||
| アプリケーション概要 | Level Shift No More: Support Low Voltage I/O Signals into a FPGA, Processor, or ASIC (Rev. A) | PDF | HTML | 2024年 8月 15日 | |||
| アプリケーション概要 | How to Use a 3.3-V LVDS Buffer as a Low-Voltage LVDS Driver | 2019年 1月 9日 | ||||
| アプリケーション概要 | How to Support 1.8-V Signals Using a 3.3-V LVDS Driver/Receiver + Level-Shifter | 2018年 12月 28日 | ||||
| アプリケーション概要 | LVDS to Improve EMC in Motor Drives | 2018年 9月 27日 | ||||
| アプリケーション概要 | How Far, How Fast Can You Operate LVDS Drivers and Receivers? | 2018年 8月 3日 | ||||
| アプリケーション概要 | How to Terminate LVDS Connections with DC and AC Coupling | 2018年 5月 16日 | ||||
| アプリケーション・ノート | TMDS Clock Detection Solution in HDMI Sink Applications | 2017年 8月 23日 | ||||
| 技術記事 | Get Connected: High-speed LVDS comparator | PDF | HTML | 2015年 6月 3日 | |||
| EVM ユーザー ガイド (英語) | SN65LVDS4 Evaluation Module | 2011年 7月 15日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
評価ボード
DDC2256AEVM — DDC2256A 256 チャネル、電流入力 A/D コンバータの評価基板
DDC2256AEVM 評価基板 (EVM) は、256 チャネル電流入力型 24 ビット A/D コンバータ (ADC) である DDC2256A の評価キットです。この評価基板キットは DUT ボードとキャプチャ ボードで構成されており、2 個の DDC2256A デバイス、デバイス通信/構成用 FPGA、36MB の一時データ ストレージ用メモリ、PC 接続用の USB インターフェイスが搭載されています。この評価基板 (EVM) は、必要なすべての制御信号とオンボードの電力生成機能を搭載しているため、必要な外部機器が大幅に少なくなります。最後に、この評価システムには (...)
ユーザー ガイド: PDF
シミュレーション・ツール
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。
設計とシミュレーション向けの環境である PSpice for TI (...)
設計とシミュレーション向けの環境である PSpice for TI (...)
シミュレーション・ツール
TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム
TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。
TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)
TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)
TINA は DesignSoft (...)
リファレンス・デザイン
TIDA-01378 — アップストリーム DOCSIS 3.1 アプリケーション向け広帯域レシーバのリファレンス・デザイン
This reference design consists of an analog front-end (AFE) signal chain for wideband receiver applications using the LMH2832 digitally controlled variable gain amplifier (DVGA) and ADS54J40 analog-to-digital converter (ADC). The design is primarily targeted for upstream DOCSIS 3.1 receiver (...)
リファレンス・デザイン
TIDA-01037 — SNR とサンプル・レートを最大化する 20 ビット、1MSPS アイソレータの最適化されたデータ・アクイジションのリファレンス・デザイン
TIDA-01037 は 20 ビット、1MSPS の絶縁型アナログ入力データ・アクイジションのリファレンス・デザインです。2 個の異なるアイソレータ・デバイスを使用し、シグナル・チェーンの SNR とサンプル・レート性能を最大化します。ADC サンプリング・クロックなど低ジッタを必要とする信号の場合は TI の ISO73xx 低ジッタ・デバイス・ファミリが使用されますが、TI の高速 ISO78xx デバイス・ファミリは、データ・サンプル・レートを最大化するために使用されます。これら 2 (...)
リファレンス・デザイン
TIDA-00732 — 最大の SNR とサンプリング・レートを達成する 18 ビット、2Msps 絶縁型データ・アクイジションのリファレンス・デザイン
この「最大 SNR / サンプリング・レートを実現する 18 ビット、2Msps 絶縁型データ・アクイジションのリファレンス・デザイン」は、絶縁型データ・アクイジション・システムの設計で一般的に発生する、性能の制限に関する技術的課題の解消を可能にします。
- デジタル・アイソレータに起因する伝搬遅延を最小化し、サンプリング・レートを最大化
- デジタル・アイソレータに起因する ADC サンプリング・クロック・ジッタを効率的に軽減し、高周波 AC シグナル・チェーンの性能（SNR）を最大化
リファレンス・デザイン
TIDA-00823 — AC/DC 結合固定ゲイン・アンプ付き 16 ビット 1GSPS デジタイザのリファレンス・デザイン
This reference design discusses the use and performance of the Ultra-Wideband, Fixed-gain high-speed amplifier, the LMH3401 to drive the high-speed analog-to-digital converter (ADC), the ADS54J60 device. Different options for common-mode voltages, power supplies, and interfaces are discussed and (...)
リファレンス・デザイン
TIDA-00822 — 16 ビット 1GSPS デジタイザ、リファレンス・デザイン、AC/DC 結合可変ゲイン・アンプ付
This reference design discusses the use and performance of the Digital Variable-Gain high-speed amplifier, the LMH6401, to drive the high-speed analog-to-digital converter (ADC), the ADS54J60 device. Different options for common-mode voltages, power supplies, and interfaces are discussed and (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| UQFN (RSE) | 10 | Ultra Librarian |
購入と品質
記載されている情報：
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
記載されている情報：
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。