인터페이스 I2C & I3C ICs I2C 및 I3C 레벨 시프터, 버퍼 및 허브

TCA9517

활성

전원 끔 고임피던스를 갖춘 2비트 레벨 변환 400kHz I2C/SMBus 버퍼/리피터

alarm알림 지금 주문

이 제품의 최신 버전이 있습니다

open-in-new 대안 비교
비교 대상 장치보다 업그레이드된 기능을 지원하는 드롭인 대체품
TCA9517A 활성 전원 끔 고임피던스를 갖춘 2비트 레벨 변환 400kHz I2C/SMBus 버퍼/리피터 P2P with a higher contention level threshold

제품 상세 정보

Features Buffer, Enable pin Protocols I2C Frequency (max) (MHz) 0.4 VCCA (min) (V) 0.9 VCCA (max) (V) 5.5 VCCB (min) (V) 2.7 VCCB (max) (V) 5.5 Supply restrictions VCCA <= VCCB Rating Catalog Operating temperature range (°C) -40 to 85
Features Buffer, Enable pin Protocols I2C Frequency (max) (MHz) 0.4 VCCA (min) (V) 0.9 VCCA (max) (V) 5.5 VCCB (min) (V) 2.7 VCCB (max) (V) 5.5 Supply restrictions VCCA <= VCCB Rating Catalog Operating temperature range (°C) -40 to 85
SOIC (D) 8 29.4 mm² 4.9 x 6 VSSOP (DGK) 8 14.7 mm² 3 x 4.9
  • Two-Channel Bidirectional Buffer
  • I2C Bus and SMBus Compatible
  • Operating Supply Voltage Range of 0.9 V to 5.5 V on A-side
  • Operating Supply Voltage Range of 2.7 V to 5.5 V on B-side
  • Voltage-Level Translation From 0.9 V - 5.5 V to 2.7 V - 5.5 V
  • Footprint and Functional Replacement for PCA9515B
  • Active-High Repeater-Enable Input
  • Open-Drain I2C I/O
  • 5.5-V Tolerant I2C and Enable Input Support Mixed-Mode Signal Operation
  • Accommodates Standard Mode and Fast Mode I2C Devices and Multiple Masters
  • High-Impedance I2C Pins When Powered-Off
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 5500 V Human-Body Model (A114-A)
    • 200 V Machine Model (A115-A)
    • 1000 V Charged-Device Model (C101)
  • Two-Channel Bidirectional Buffer
  • I2C Bus and SMBus Compatible
  • Operating Supply Voltage Range of 0.9 V to 5.5 V on A-side
  • Operating Supply Voltage Range of 2.7 V to 5.5 V on B-side
  • Voltage-Level Translation From 0.9 V - 5.5 V to 2.7 V - 5.5 V
  • Footprint and Functional Replacement for PCA9515B
  • Active-High Repeater-Enable Input
  • Open-Drain I2C I/O
  • 5.5-V Tolerant I2C and Enable Input Support Mixed-Mode Signal Operation
  • Accommodates Standard Mode and Fast Mode I2C Devices and Multiple Masters
  • High-Impedance I2C Pins When Powered-Off
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 5500 V Human-Body Model (A114-A)
    • 200 V Machine Model (A115-A)
    • 1000 V Charged-Device Model (C101)

The TCA9517 is a bidirectional buffer with level shifting capabilities for I2C and SMBus systems. It provides bidirectional voltage-level translation (up-translation/down-translation) between low voltages (down to 0.9 V) and higher voltages (2.7 V to 5.5 V) in mixed-mode applications. This device enables I2C and SMBus systems to be extended without degradation of performance, even during level shifting.

The TCA9517 buffers both the serial data (SDA) and the serial clock (SCL) signals on the I2C bus, thus allowing two buses of up to 400-pF bus capacitance to be connected in an I2C application.

The TCA9517 has two types of drivers: A-side drivers and B-side drivers. All inputs and I/Os are over-voltage tolerant to 5.5 V, even when the device is unpowered (VCCB and/or VCCA = 0 V).

The type of buffer design on the B-side prevents it from being used in series with devices which use static voltage offset. This is because these devices do not recognize buffered low signals as a valid low and do not propagate it as a buffered low again.

The B-side drivers operate from 2.7 V to 5.5 V. The output low level for this internal buffer is approximately 0.5 V, but the input voltage must be 70 mV or more below the output low level when the output internally is driven low. The higher-voltage low signal is called a buffered low. When the B-side I/O is driven low internally, the low is not recognized as a low by the input. This feature prevents a lockup condition from occurring when the input low condition is released.

The A-side drivers operate from 0.9 V to 5.5 V and drive more current. They do not require the buffered low feature (or the static offset voltage). This means that a low signal on the B-side translates to a nearly 0 V low on the A-side, which accommodates smaller voltage swings of lower-voltage logic. The output pulldown on the A-side drives a hard low, and the input level is set at 0.3 × VCCA to accommodate the need for a lower low level in systems where the low-voltage-side supply voltage is as low as 0.9 V.

The A-side of two or more TCA9517 s can be connected together, allowing many topographies (See Figure 8 and Figure 9 ), with the A-side as the common bus. Also, the A-side can be connected directly to any other buffer with static- or dynamic-offset voltage. Multiple TCA9517 s can be connected in series, A-side to B-side, with no buildup in offset voltage and with only time-of-flight delays to consider. The TCA9517 cannot be connected B-side to B-side, because of the buffered low voltage from the B-side. The B-side cannot be connected to a device with rise time accelerators.

VCCA is only used to provide the 0.3 × VCCA reference to the A-side input comparators and for the power-good-detect circuit. The TCA9517 logic and all I/Os are powered by the VCCB pin.

As with the standard I2C system, pullup resistors are required to provide the logic-high levels on the buffered bus. The TCA9517 has standard open-drain configuration of the I2C bus. The size of these pullup resistors depends on the system, but each side of the repeater must have a pullup resistor. The device is designed to work with Standard mode and Fast mode I2C devices in addition to SMBus devices. Standard mode I2C devices only specify 3 mA in a generic I2C system, where Standard mode devices and multiple masters are possible. Under certain conditions, higher termination currents can be used.

The TCA9517 is a bidirectional buffer with level shifting capabilities for I2C and SMBus systems. It provides bidirectional voltage-level translation (up-translation/down-translation) between low voltages (down to 0.9 V) and higher voltages (2.7 V to 5.5 V) in mixed-mode applications. This device enables I2C and SMBus systems to be extended without degradation of performance, even during level shifting.

The TCA9517 buffers both the serial data (SDA) and the serial clock (SCL) signals on the I2C bus, thus allowing two buses of up to 400-pF bus capacitance to be connected in an I2C application.

The TCA9517 has two types of drivers: A-side drivers and B-side drivers. All inputs and I/Os are over-voltage tolerant to 5.5 V, even when the device is unpowered (VCCB and/or VCCA = 0 V).

The type of buffer design on the B-side prevents it from being used in series with devices which use static voltage offset. This is because these devices do not recognize buffered low signals as a valid low and do not propagate it as a buffered low again.

The B-side drivers operate from 2.7 V to 5.5 V. The output low level for this internal buffer is approximately 0.5 V, but the input voltage must be 70 mV or more below the output low level when the output internally is driven low. The higher-voltage low signal is called a buffered low. When the B-side I/O is driven low internally, the low is not recognized as a low by the input. This feature prevents a lockup condition from occurring when the input low condition is released.

The A-side drivers operate from 0.9 V to 5.5 V and drive more current. They do not require the buffered low feature (or the static offset voltage). This means that a low signal on the B-side translates to a nearly 0 V low on the A-side, which accommodates smaller voltage swings of lower-voltage logic. The output pulldown on the A-side drives a hard low, and the input level is set at 0.3 × VCCA to accommodate the need for a lower low level in systems where the low-voltage-side supply voltage is as low as 0.9 V.

The A-side of two or more TCA9517 s can be connected together, allowing many topographies (See Figure 8 and Figure 9 ), with the A-side as the common bus. Also, the A-side can be connected directly to any other buffer with static- or dynamic-offset voltage. Multiple TCA9517 s can be connected in series, A-side to B-side, with no buildup in offset voltage and with only time-of-flight delays to consider. The TCA9517 cannot be connected B-side to B-side, because of the buffered low voltage from the B-side. The B-side cannot be connected to a device with rise time accelerators.

VCCA is only used to provide the 0.3 × VCCA reference to the A-side input comparators and for the power-good-detect circuit. The TCA9517 logic and all I/Os are powered by the VCCB pin.

As with the standard I2C system, pullup resistors are required to provide the logic-high levels on the buffered bus. The TCA9517 has standard open-drain configuration of the I2C bus. The size of these pullup resistors depends on the system, but each side of the repeater must have a pullup resistor. The device is designed to work with Standard mode and Fast mode I2C devices in addition to SMBus devices. Standard mode I2C devices only specify 3 mA in a generic I2C system, where Standard mode devices and multiple masters are possible. Under certain conditions, higher termination currents can be used.

다운로드 스크립트와 함께 비디오 보기 동영상

관심 가지실만한 유사 제품

open-in-new 대안 비교
비교 대상 장치와 동일한 기능을 지원하는 핀 대 핀
TCA9803 활성 내부 3mA 전류 소스를 지원하는 2비트 레벨 변환 400kHz I2C/SMBus 버퍼/리피터 This pin-to-pin device has improved performance (better signal integrity, faster rise times, slew rate control) and reduces external components required

기술 자료

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
10개 모두 보기
유형 직함 날짜
* Data sheet TCA9517 Level-Shifting I2C Bus Repeater datasheet (Rev. D) PDF | HTML 2017/07/28
Application note Understanding Transient Drive Strength vs. DC Drive Strength in Level-Shifters (Rev. A) PDF | HTML 2024/07/03
Application note I2C Dataline Handoff Delay PDF | HTML 2021/07/14
Application note Why, When, and How to use I2C Buffers 2018/05/23
Technical article Quick fixes to common I2C headaches PDF | HTML 2017/04/24
Application note Choosing the Correct I2C Device for New Designs PDF | HTML 2016/09/07
Selection guide I2C Infographic Flyer 2015/12/03
Application note Understanding the I2C Bus PDF | HTML 2015/06/30
Application note Maximum Clock Frequency of I2C Bus Using Repeaters 2015/05/15
Application note I2C Bus Pull-Up Resistor Calculation PDF | HTML 2015/02/13

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

DS90UH981-Q1EVM — DS90UH981-Q1 DSI-FPD-Link IV 브리지 시리얼라이저 평가 모듈

‌DS90Ux981-Q1EVM은 DS90Ux981-Q1 MIPI DSI-FPD-Link IV 시리얼라이저용 평가 모듈입니다.  DS90Ux981-Q1은 60Hz에서 픽셀당 30비트로 4K를 포함한 초고화질 해상도를 지원합니다. 2 MIPI DSI 포트 입력은 레인당 최대 2.5Gbps의 속도를 지원하는 MIPI DSI v1.3.1 및 DPHY v1.2와 호환되며, FPD-Link 인터페이스는 FPD-Link IV 모드에서 채널당 최대 13.5Gbps 또는 FPD-Link III 모드에서 채널당 최대 3.675Gbps를 (...)
평가 보드

DS90UH981-Q1MEVM — DS90UH981-Q1 DSI-FPD-Link IV 브리지 시리얼라이저 평가 모듈

‌DS90Ux981-Q1MEVM은 DS90Ux981-Q1 MIPI DSI-FPD-Link IV 시리얼라이저용 평가 모듈입니다.  DS90Ux981-Q1은 60Hz에서 픽셀당 30비트로 4K를 포함한 초고화질 해상도를 지원합니다. 2 MIPI DSI 포트 입력은 레인당 최대 2.5Gbps의 속도를 지원하는 MIPI DSI v1.3.1 및 DPHY v1.2와 호환되며, FPD-Link 인터페이스는 FPD-Link IV 모드에서 채널당 최대 13.5Gbps 또는 FPD-Link III 모드에서 채널당 최대 3.675Gbps를 (...)
평가 보드

DS90UH983-Q1EVM — DS90UH983-Q1 DisplayPort-FPD-Link IV 브리지 시리얼라이저 평가 모듈

DS90Ux983-Q1EVM은 DS90Ux983-Q1 디스플레이 포트-FPD-Link IV 시리얼라이저용 평가 모듈입니다. DS90Ux983-Q1은 60Hz에서 픽셀당 30비트로 4K를 포함한 초고화질 해상도를 지원합니다. DisplayPort 입력은 레인당 최대 8.1Gbps의 속도를 지원하는 DisplayPort v1.4와 호환되며, FPD-Link IV 모드에서 채널당 최대 13.5Gbps 또는 FPD-Link III 모드에서 채널당 최대 3.675Gbps를 지원합니다. DS90Ux983-Q1EVM의 FPD-링크 상호 (...)
평가 보드

DS90UH983-Q1MEVM — DS90UH983-Q1 DisplayPort-FPD-Link IV 브리지 시리얼라이저 평가 모듈

‌DS90Ux983M-Q1EVM은 DS90Ux983-Q1 DisplayPort 포트-FPD-Link IV 시리얼라이저용 평가 모듈입니다.  DS90Ux983-Q1은 60Hz에서 픽셀당 30비트로 4K를 포함한 초고화질 해상도를 지원합니다. 디스플레이포트 입력은 레인당 최대 8.1Gbps의 속도를 지원하는 디스플레이포트 v1.4와 호환되며, FPD-Link IV 모드에서 채널당 최대 13.5Gbps 또는 FPD-Link III 모드에서 채널당 최대 3.675Gbps를 지원합니다. DS90Ux983-Q1MEVM의 (...)
평가 보드

DS90UH984-Q1EVM — DS90UH984-Q1 FPD-Link IV-임베디드 디스플레이포트 브리지 디시리얼라이저 평가 모듈

DS90Ux984-Q1EVM은 내장된 DisplayPort 디시리얼라이저에 대한 DS90Ux984 FPD-Link IV 평가용 평가 모듈입니다.  DS90Ux984-Q1은 60Hz에서 픽셀당 30비트로 4K를 포함한 초고화질 해상도를 지원합니다. 출력 DP/eDP 인터페이스는 레인당 최대 8.1Gbps의 속도를 지원하는 내장된 디스플레이포트 및 디스플레이포트 v1.4와 호환되며, FPD-Link IV 모드에서 채널당 최대 13.5Gbps 또는 FPD-Link III 모드에서 채널당 최대 3.675Gbps를 지원합니다. (...)
평가 보드

DS90UH984-Q1MEVM — DS90UH984-Q1 FPD-Link IV-임베디드 디스플레이포트 브리지 디시리얼라이저 평가 모듈

DS90Ux984-Q1MEVM은 내장된 DisplayPort 디시리얼라이저에 대한 DS90Ux984-Q1 FPD-Link IV 평가용 평가 모듈입니다.  DS90Ux984-Q1은 60Hz에서 픽셀당 30비트로 4K를 포함한 초고화질 해상도를 지원합니다. 출력 DP/eDP 인터페이스는 레인당 최대 8.1Gbps의 속도를 지원하는 내장된 DisplayPort 및 DisplayPort v1.4와 호환되며, FPD-Link IV 모드에서 채널당 최대 13.5Gbps 또는 FPD-Link III 모드에서 채널당 최대 (...)
평가 보드

DS90UH988-Q1EVM — DS90UH988-Q1 FPD-Link IV~OpenLDI 디시리얼라이저 평가 모듈

DS90Ux988-Q1 평가 모듈(EVM)은 DS90Ux988-Q1 FPD-Link IV - OLDI/RGB 브리지 디바이스를 평가하기 위한 기능 보드 설계입니다. 이 장치는 FPD-Link IV 모드의 DS90Ux981-Q1 또는 DS90Ux983-Q1 시리얼라이저와 같은 FPD-Link IV 지원 시리얼라이저 또는 DS90Ux925-Q1, DS90Ux927-Q1, DS90Ux929-Q1, DS90Ux941AS-Q1 또는 DS90Ux949-Q1과 같은 FPD-Link III 지원 시리얼라이저와 역호환 모드로 제휴합니다. (...)
평가 보드

DS90UH988-Q1MEVM — DS90UH988-Q1 FPD-Link IV~OpenLDI 디시리얼라이저 평가 모듈

DS90Ux988-Q1M 평가 모듈(EVM)은 DS90Ux988-Q1 FPD-Link IV - OLDI/RGB 브리지 디바이스를 평가하기 위한 기능 보드 설계입니다. 이 장치는 FPD-Link IV 모드의 DS90Ux981-Q1 또는 DS90Ux983-Q1 시리얼라이저와 같은 FPD-Link IV 지원 시리얼라이저 또는 DS90Ux925-Q1, DS90Ux927-Q1, DS90Ux929-Q1, DS90Ux941AS-Q1 또는 DS90Ux949-Q1과 같은 FPD-Link III 지원 시리얼라이저와 역호환 모드로 제휴합니다. (...)
시뮬레이션 모델

TCA9517 IBIS Model

SCPM024.ZIP (46 KB) - IBIS Model
설계 툴

I2C-DESIGNER — I2C 디자이너 툴

Use the I2C Designer tool to quickly resolve conflicts in addressing, voltage level and frequency in I2C based designs. Enter master and slave inputs to automatically generate an I2C tree or easily build a custom solution. This tool will help designers save time and comply with the I2C standard (...)
시뮬레이션 툴

PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®

TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.

TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
시뮬레이션 툴

TINA-TI — SPICE 기반 아날로그 시뮬레이션 프로그램

TINA-TI provides all the conventional DC, transient and frequency domain analysis of SPICE and much more. TINA has extensive post-processing capability that allows you to format results the way you want them. Virtual instruments allow you to select input waveforms and probe circuit nodes voltages (...)
사용 설명서: PDF
레퍼런스 디자인

TIDA-00420 — ADC 기반, 디지털 절연, 넓은 입력, 16채널, AC/DC 이진 입력 레퍼런스 설계

이 레퍼런스 설계는 강화 절연을 지원하는 비용 최적화되고 확장 가능한 ADC 기반 AC/DC BIM(이진 입력 모듈) 아키텍처를 보여줍니다. 10 또는 12비트 SAR ADC의 16개 채널이 여러 바이너리 입력을 감지하는 데 사용됩니다. 연산 증폭기는 채널당 비용을 낮게 유지할 뿐만 아니라 각 입력에 최적의 신호 조절 기능을 제공합니다. 호스트 MCU 또는 프로세서를 절연하는 데 디지털 아이솔레이터(기본 또는 강화)가 사용됩니다. 진단을 위해 온도, 습도 및 자기장을 측정할 수 있는 프로비저닝이 제공됩니다. 구성 가능한 출력을 (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-00972 — 견고한 2m 회선 통신을 지원하는 ±2% 정확도의 습도 센서 레퍼런스 디자인

The TIDA-00972 reference design provides a sensor module level solution for +/- 2% of accuracy and reliable Relative Humidity (RH) and +/- 0.2 °C accuracy temperature sensing. The sensor module utilizes TI’s digital humidity and temperature sensor HDC1080 together with integrated (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-00403 — TLV320AIC3268 miniDSP 코덱을 사용한 초음파 거리 측정 레퍼런스 디자인

The TIDA-00403 reference design uses off-the-shelf EVMs for ultrasonic distance measurement solutions using algorithms within the TLV320AIC3268 miniDSP. In conjunction with TI’s PurePath Studio design suite, a robust and user configurable ultrasonic distance measurement system can be designed (...)
Design guide: PDF
회로도: PDF
패키지 CAD 기호, 풋프린트 및 3D 모델
SOIC (D) 8 Ultra Librarian
VSSOP (DGK) 8 Ultra Librarian

주문 및 품질

포함된 정보:
  • RoHS
  • REACH
  • 디바이스 마킹
  • 납 마감/볼 재질
  • MSL 등급/피크 리플로우
  • MTBF/FIT 예측
  • 물질 성분
  • 인증 요약
  • 지속적인 신뢰성 모니터링
포함된 정보:
  • 팹 위치
  • 조립 위치

권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상