LMK04208EVM
デュアル・カスケード接続 PLL / 2.9GHz VCO 搭載 2 入力、6+1 出力クロック・ジッタ・クリーナ
LMK04208EVM
概要
LMK04208EVM を使用すると、テスト機器や他の評価ボードで LMK04208 を評価し、特定のアプリケーションで使用するブロックまたはシステムの要件を検証することができます。 LMK04208 EVM (評価基板) は、デュアル・ループ動作の 122.88MHz VCXO をあらかじめ実装済みです。 性能評価の目的で他の VCXO 周波数が必要な場合や、特定のVCXO が望ましい場合、標準の VCXO を置き換えることができます。 PLL2 単一ループ動作を実現するために、VCXO を無効にし、OSCin ポートに外部リファレンスを接続するように、この基板を再構成することができます。 CLKin1 入力を使用して、クロック分周 / 遅延 / ファンアウトの構成でこの基板を動作させることもできます。 LMK04208 は多用途デバイスであり、LMK04208EVM を使用すると、LMK04208 をさまざまな構成で評価できます。
特長
- LMK04208 には 2 組のクロック入力端子があり、PLL2 から最大 6 組の差動出力、または PLL1 から最大 3 組の出力を供給
- デュアル・ループのテストに適した 122.88MHz VCXO をオンボード搭載しており、他のデバイスや外部供給元と組み合わせて使用するための配線変更が可能
- EVM 制御用 USB2ANY
クロック ジッタ クリーナ
開始する
- LMK04208EVM のご注文
- TICSPRO-SW のダウンロードとインストール
- LMK04208EVM user's guide (英語) を読む
- TICSRPRO-SW を使用してレジスタを構成
購入と開発の開始
LMK04208EVM — デュアル・カスケード接続 PLL / 内蔵 2.9GHz VCO 付き 2 入力、6+1 出力、クロック・ジッタ・クリーナ
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICS Pro 1.7.7.6 installer binary for Windows operating system
製品
クロック・ジェネレータ
クロック・バッファ
Oscillators
クロック ジッタ クリーナ
クロック ネットワーク シンクロナイザ
RF PLL / シンセサイザ
ハードウェア開発
評価ボード
ドキュメント
TICS Pro 1.7.7.6 Release Notes
TICS Pro 1.7.7.6 Software Manifest
リリース情報
Added Features
LMK5Bxxyyy, LMK5Cxxyyy
- Warnings and errors improved, particularly corrective suggestions
- REFx_FREQ=0 automatically disables DPLL reference input selection for that input
- Input validation enabled and disabled by start page settings, including 1PPS
- APLL reference selection moved to Step 5, just before clock output definition
- Quick-set multiple outputs to the same settings on frequency planner
- BAW VCO allows some ppm deviation
- Force SYSREF option on OUT0/1
- Expose DPLLx_LCK_TIMER field
- Match LMK05318B EEPROM page design
- .EPR export option
- EEPROM SRAM programming generation support
- For complete changelist, see release notes
LMK3H0102
- Configuration search tool
- Wizard: voltage selection option
Bug Fixes
- LMK04832-SP, LMK04832-SEP, LMK04714-Q1, LMK04368-EP - PD_FIN0 corrected to FIN0_PD
- LMK3H0102 - Several wizard bugfixes
Known Issues
- LMK5C33216 - When cascading from VCO3 to DPLL input, the divide value must manually be entered into DPLLx_REF5_RDIV as ( VCO3 output frequency / DPLLx TDC frequency )
- LMK05318 - In some cases, it is necessary to press "Calculate Frequency Plan" twice for correct VCO2 frequency. This issue is resolved in LMK05318B GUI.
- Burst mode page looping requires long delays to halt, and halting may crash the GUI. If possible, do not loop in burst mode.
- User Controls page can sometimes become desynchronized from Raw Registers and other pages. Refer to Raw Registers or other pages for correct values. Saving/Loading and Import/Export of register data is unaffected, and register data will still be written to and read from connected devices correctly.
技術資料
種類 | タイトル | 英語版のダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | EVM ユーザー ガイド (英語) | LMK04208EVM User's Guide | 2016年 9月 1日 | |||
証明書 | LMK04208EVM EU Declaration of Conformity (DoC) | 2019年 1月 2日 | ||||
データシート | LMK04208 低ノイズのクロック・ジッタ・クリーナ、デュアル・ループPLL内蔵 データシート | PDF | HTML | 英語版 | PDF | HTML | 2016年 10月 10日 |