LMK04616EVM
LMK04616 評価基板
LMK04616EVM
概要
LMK04616EVM は、JESD204B に準拠した超低ノイズかつ低消費電力のデュアル・ループ・ジッタ・クリーナである LMK04616 を採用しています。LMK04616 の特長は、16 個の出力をすべて動作させているときの消費電力がわずか 1,200mW であること、および低ノイズの VCXO モジュールを使用して 65fs (フェムト秒) のジッタ (12kHz ~ 20MHz) をサポートしていることです。複数の内蔵 LDO は高 PSRR を実現しているので、複数の DC/DC コンバータと組み合わせることができます。
特長
- 出力周波数が 122.88MHz のとき、10kHz ~ 20MHz の範囲でジッタの代表値が 60fs (フェムト秒) rms のデュアル・ループ・アーキテクチャ
- 内蔵ループ・フィルタは簡単なプロトタイプ作成に貢献
- 122.88MHz のときに 16 個の出力を使用しても消費電力の代表値が 1.2W
- 複数のオンボード LDO と複数の DC/DC コンバータを搭載しており、ジャンパによる構成が可能な電源
- デバイスの各種レジスタに包括的にアクセスできる GUI プラットフォーム
クロック ジッタ クリーナ
開始する
- LMK04616EVM のご注文
- TICSPRO-SW のダウンロードとインストール
- LMK04616EVM user's guide (英語) を読む
- TICSRPRO-SW を使用してレジスタを構成
購入と開発の開始
評価ボード
LMK04616EVM — LMK04616 評価モジュール
TI.com で取り扱いなし
サポート・ソフトウェア
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
バージョン: 1.7.7.6
リリース日: 29 10 2024
TICS Pro 1.7.7.6 installer binary for Windows operating system
製品
クロック・ジェネレータ
クロック・バッファ
Oscillators
クロック ジッタ クリーナ
クロック ネットワーク シンクロナイザ
RF PLL / シンセサイザ
ハードウェア開発
評価ボード
ドキュメント
TICS Pro 1.7.7.6 Release Notes
TICS Pro 1.7.7.6 Software Manifest
リリース情報
Added Features
LMK5Bxxyyy, LMK5Cxxyyy
- Warnings and errors improved, particularly corrective suggestions
- REFx_FREQ=0 automatically disables DPLL reference input selection for that input
- Input validation enabled and disabled by start page settings, including 1PPS
- APLL reference selection moved to Step 5, just before clock output definition
- Quick-set multiple outputs to the same settings on frequency planner
- BAW VCO allows some ppm deviation
- Force SYSREF option on OUT0/1
- Expose DPLLx_LCK_TIMER field
- Match LMK05318B EEPROM page design
- .EPR export option
- EEPROM SRAM programming generation support
- For complete changelist, see release notes
LMK3H0102
- Configuration search tool
- Wizard: voltage selection option
Bug Fixes
- LMK04832-SP, LMK04832-SEP, LMK04714-Q1, LMK04368-EP - PD_FIN0 corrected to FIN0_PD
- LMK3H0102 - Several wizard bugfixes
Known Issues
- LMK5C33216 - When cascading from VCO3 to DPLL input, the divide value must manually be entered into DPLLx_REF5_RDIV as ( VCO3 output frequency / DPLLx TDC frequency )
- LMK05318 - In some cases, it is necessary to press "Calculate Frequency Plan" twice for correct VCO2 frequency. This issue is resolved in LMK05318B GUI.
- Burst mode page looping requires long delays to halt, and halting may crash the GUI. If possible, do not loop in burst mode.
- User Controls page can sometimes become desynchronized from Raw Registers and other pages. Refer to Raw Registers or other pages for correct values. Saving/Loading and Import/Export of register data is unaffected, and register data will still be written to and read from connected devices correctly.
技術資料
= TI が選択した主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 3
種類 | タイトル | 英語版のダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | ユーザー・ガイド | LMK04616 Evaluation Module | 2017年 3月 28日 | |||
データシート | LMK04616 超低ノイズおよび低消費電力 JESD204B 準拠クロック・ジッタ・クリーナ、デュアル・ループ PLL 内蔵 データシート (Rev. B 翻訳版) | PDF | HTML | 英語版 (Rev.B) | PDF | HTML | 2019年 11月 11日 | |
証明書 | LMK04616EVM EU Declaration of Conformity (DoC) | 2019年 1月 2日 |