UCC21222
3,0 kVrms 4 A/6 A zweikanaliger isolierter Gate-Treiber mit Disable-Pin, programmierbarer Totzeit un
UCC21222
- Resistor-programmable dead time
- Universal: dual low-side, dual high-side or half-bridge driver
- 4A peak source, 6A peak sink output
- 3V to 5.5V input VCCI range
- Up to 18V VDD output drive supply
- 8V VDD UVLO
- Switching parameters:
- 28ns typical propagation delay
- 10ns minimum pulse width
- 5ns maximum delay matching
- 5.5ns maximum pulse-width distortion
- TTL and CMOS compatible inputs
- Integrated deglitch filter
- I/Os withstand –2V for 200ns
- Common-mode transient immunity (CMTI) greater than 100V/ns
- Isolation barrier life >40 Years
- Surge immunity up to 7800VPK
- Narrow body SOIC-16 (D) package
- Safety-related certifications (planned):
- 4242VPK isolation per DIN V VDE V 0884-11:2017-01 and DIN EN 61010-1
- 3000VRMS isolation for 1 minute per UL 1577
- CSA certification per IEC 60950-1, IEC 62368-1 and IEC 61010-1 end equipment standards
- CQC Certification per GB4943.1-2011
- Create a Custom Design Using the UCC21222 With the WEBENCH® Power Designer
The UCC21222 device is an isolated dual channel gate driver with programmable dead time. It is designed with 4A peak-source and 6A peak-sink current to drive power MOSFET, IGBT, and GaN transistors.
The device can be configured as two low-side drivers, two high-side drivers, or a half-bridge driver. A 5ns delay matching performance allows two outputs to be paralleled, doubling the drive strength for heavy load conditions without risk of internal shoot-through.
The input side is isolated from the two output drivers by a 3.0kVRMS isolation barrier, with a minimum of 100V/ns common-mode transient immunity (CMTI).
Resistor programmable dead time gives the capability to adjust dead time for system constraints to improve efficiency and prevent output overlap. Other protection features include a disable feature to shut down both outputs simultaneously when DIS is set high, an integrated deglitch filter that rejects input transients shorter than 5ns, and negative voltage handling for up to –2V spikes for 200ns on input and output pins. All supplies have UVLO protection.
Technische Dokumentation
Design und Entwicklung
Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.
UCC21220EVM-009 — UCC21220 4 A, 6 A 3,0-kVRMS isolierter Zweikanal-Gate-Treiber – Evaluierungsmodul
PSPICE-FOR-TI — PSpice® für TI Design-und Simulationstool
PMP41006 — 1-kW-Referenzdesign mit CCM-Totem-Pole PFC and Strommodus-LLC umgesetzt durch C2000™ and GaN
TIDA-010203 — Einphasen-Totem-Pole-PFC, 4 kW – Referenzdesign mit C2000 und GaN
PMP41043 — 1,6-kW-Referenzdesign mit CCM-Totem-Pole PFC and Strommodus LLC umgesetzt durch C2000 and GaN
PMP40500 — Referenzdesign für Halbbrücke mit 54 VDC Eingang, 12 V 42 A Ausgang
Gehäuse | Pins | CAD-Symbole, Footprints und 3D-Modelle |
---|---|---|
SOIC (D) | 16 | Ultra Librarian |
Bestellen & Qualität
- RoHS
- REACH
- Bausteinkennzeichnung
- Blei-Finish/Ball-Material
- MSL-Rating / Spitzenrückfluss
- MTBF-/FIT-Schätzungen
- Materialinhalt
- Qualifikationszusammenfassung
- Kontinuierliches Zuverlässigkeitsmonitoring
- Werksstandort
- Montagestandort
Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.
Support und Schulungen
TI E2E™-Foren mit technischem Support von TI-Ingenieuren
Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.
Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support.