Codebeispiel oder Demo
TPS3808
Überwachungseinheit mit niedrigem Ruhestrom mit programmierbarer Verzögerung und manueller Rücksetzu
Datenblatt
Eine neuere Version dieses Produkts ist verfügbar
Drop-In-Ersatz mit gegenüber dem verglichenen Baustein verbesserter Funktionalität
TPS3808
- Power-on reset generator with adjustable delay time: 1.25 ms to 10 s
- Very low quiescent current: 2.4 µA typical
- High threshold accuracy: 0.5% typical
- Fixed threshold voltages for standard voltage rails from 0.9 V to 5 V and adjustable voltage down to 0.4 V are available
- Manual reset ( MR) input
- Open-drain RESET output
- Temperature range: –40°C to 125°C
- Small SOT-23 and 2-mm × 2-mm WSON packages
The TPS3808 family of microprocessor supervisory circuits monitors system voltages from 0.4 V to 5 V, asserting an open-drain RESET signal when the SENSE voltage drops below a preset threshold or when the manual reset ( MR) pin drops to a logic low. The RESET output remains low for the user-adjustable delay time after the SENSE voltage and manual reset ( MR) return above the respective thresholds.
The TPS3808 device uses a precision reference to achieve 0.5% threshold accuracy for VIT ≤ 3.3 V. The reset delay time can be set to 20 ms by disconnecting the CT pin, 300 ms by connecting the CT pin to VDD using a resistor, or can be user-adjusted between 1.25 ms and 10 s by connecting the CT pin to an external capacitor. The TPS3808 device has a very low typical quiescent current of 2.4 µA, so it is well-suited to battery-powered applications. It is available in the SOT-23 and 2-mm × 2-mm WSON packages, and is fully specified over a temperature range of –40°C to 125°C (TJ).
Ähnliche Produkte, die für Sie interessant sein könnten
Selbe Funktionalität wie der verglichene Baustein bei abweichender Anschlussbelegung
Technische Dokumentation
Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 16 Design und Entwicklung
Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.
Evaluierungsplatine
SN65DSI83Q1-EVM — MIPI® DSI-zu-LVDS-Brücke und FlatLink™-Modul für integrierte Schaltungen – Evaluierungsmodul
The SN65DSI83Q1-EVM evaluation module (EVM) is a printed circuit board (PCB) that helps customers implement the SN65DSI83-Q1 device in system hardware. This EVM includes on-board connectors for DSI input and LVDS output signals. These connectors are for connecting (...)
Benutzerhandbuch: PDF
Evaluierungsplatine
SN65DSI85EVM — SN65DSI85 Zweikanal-MIPI® DSI-zu-Dual-Link FlatLink™ LVDS-Brücke – Evaluierungsmodul
The SN65DSI85EVM evaluation module (EVM) is a printed circuit board (PCB) that helps customers implementthe SN65DSI85 device in system hardware. This EVM can be used as a hardware reference design for any implementation using the SN65DSI85 device. The SN65DSI85EVM includes (...)
Benutzerhandbuch: PDF
Evaluierungsplatine
SN65DSI85Q1-EVM — Zweikanal-MIPI®-DSI zu Dual-Link FlatLink™-LVDS-Brücke – Evaluierungsmodul
The SN65DSI85Q1EVM is a PCB created to help customers implementing SN65DSI85Q1 in system hardware. This EVM includes on-board connectors for DSI input and LVDS output signals. These connectors are for connecting MIPI DPHY compliant DSI source and LVDS panels to the EVM.
Benutzerhandbuch: PDF
Evaluierungsplatine
TDP158RSBEVM — 6-Gbps-AC-gekoppeltes TMDS- & HDMI™-Redriver-Evaluierungsmodul
The TDP158 EVM is a PCB created to help customers evaluate the TDP158 device for video applications. This EVM can also be used as a hardware reference design for implementation of the TDP158 in the RSB package. PCB design/layout files can be provided upon request to provide PCB design (...)
Benutzerhandbuch: PDF
Evaluierungsplatine
TPS3808G01DBVEVM — Evaluierungsmodul für den TPS3808G01 Überwachungsschaltkreis mit niedrigem Ruhestrom und programmier
The TPS3808G01DBVEVM is a fully assembled and tested circuit for evaluating the TPS3808G01 low quiescent current (IQ), programmable-delay supervisory circuit IC in the DBV or 6-pin SOT-23 package.
Benutzerhandbuch: PDF
Evaluierungsplatine
BEAGLE-3P-BBONE-AI — BeagleBone® AI AM5729-Entwicklungsplatine für eingebettete künstliche Intelligenz
What is BeagleBone® AI?
Built on the proven BeagleBoard.org® open source Linux approach, BeagleBone® AI fills the gap between small SBCs and more powerful industrial computers. Based on the Texas Instruments, Sitara™ AM5729 processor, developers have access to a highly integrated and (...)
Benutzerhandbuch: PDF
Entwicklungskit
EVMK2GX — 66AK2Gx 1-GHz-Evaluierungsmodul
The EVMK2GX (also known as "K2G") 1GHz evaluation module (EVM) enables developers to immediately start evaluating the 66AK2Gx processor family, and to accelerate the development of audio, industrial motor control, smart grid protection and other high reliability, real-time compute intensive (...)
Benutzerhandbuch: PDF
Entwicklungskit
EVMK2GXS — 66AK2Gx (K2G) 1 GHz, hochsicherers Evaluierungsmodul
The K2G 1GHz High Secure Evaluation Module (EVM) enables developers to start evaluating and testing the programming of the high secure developmental version of the 66AK2Gx processor, and to accelerate the next stage of secure boot product development of audio and industrial real (...)
Benutzerhandbuch: PDF
Support-Software
SPRCA41 — G3 Data Concentrator Development Package Software (v4.5.0.10)
Simulationsmodell
TPS3808G01 TINA-TI Transient Reference Design
SBVM030.TSC (208 KB) - TINA-TI Reference Design
Simulationsmodell
TPS3808G01 TINA-TI Transient Spice Model
SBVM031.ZIP (41 KB) - TINA-TI Spice Model
Simulationsmodell
TPS3808G01 Unencrypted PSpice Transient Model Package (Rev. B)
SLIM038B.ZIP (81 KB) - PSpice Model
Stückliste (BOM)
Using the TMS320C6657 to Implement Efficient OPUS Codec Solution BOM
TIDRFB3.PDF (191 KB)
CAD/CAE-Symbol
Using the TMS320C6657 to Implement Efficient OPUS Codec Solution CAD Files
TIDRFB5.ZIP (1728 KB)
Gerberdatei
Using the TMS320C6657 to Implement Efficient OPUS Codec Solution Gerber
TIDCAH0.ZIP (9013 KB)
Leiterplatten-Layout
Using the TMS320C6657 to Implement Efficient OPUS Codec Solution PCB
TIDRFB4.ZIP (4763 KB)
Schaltplan
Using the TMS320C6657 to Implement Efficient OPUS Codec Solution Schematic
TIDRFB2.PDF (1717 KB)
Simulationstool
PSPICE-FOR-TI — PSpice® für TI Design-und Simulationstool
PSpice® für TI ist eine Design- und Simulationsumgebung, welche Sie dabei unterstützt, die Funktionalität analoger Schaltungen zu evaluieren. Diese voll ausgestattete Design- und Simulationssuite verwendet eine analoge Analyse-Engine von Cadence®. PSpice für TI ist kostenlos erhältlich und (...)
Viele TI-Referenzdesigns beinhalten TPS3808
Mit unserem Referenzdesign-Auswahltool können Sie die für Ihre Anwendung und Ihre Parameter am besten geeigneten Designs durchsehen und ermitteln.
| Gehäuse | Pins | CAD-Symbole, Footprints und 3D-Modelle |
|---|---|---|
| SOT-23 (DBV) | 6 | Ultra Librarian |
| WSON (DRV) | 6 | Ultra Librarian |
Bestellen & Qualität
Beinhaltete Information:
- RoHS
- REACH
- Bausteinkennzeichnung
- Blei-Finish/Ball-Material
- MSL-Rating / Spitzenrückfluss
- MTBF-/FIT-Schätzungen
- Materialinhalt
- Qualifikationszusammenfassung
- Kontinuierliches Zuverlässigkeitsmonitoring
Beinhaltete Information:
- Werksstandort
- Montagestandort
Support und Schulungen
TI E2E™-Foren mit technischem Support von TI-Ingenieuren
Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.
Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support.