Inicio Interfaz Circuitos integrados LVDS, M-LVDS y PECL
Inicio
Interfaz
Circuitos integrados LVDS, M-LVDS y PECL

SN65LVEP11

ACTIVO

Búfer de salida del ventilador PECL/ECL 1:2

Haga su pedido ahora
Hoja de datos

SN65LVEP11

ACTIVO
Hoja de datos Haga su pedido ahora

Detalles del producto

Function Translator Protocols ECL, PECL Number of transmitters 2 Number of receivers 1 Supply voltage (V) 2.5, 3.3, 3.8 Signaling rate (MBits) 6000 Input signal ECL, PECL Output signal ECL, PECL Rating Catalog Operating temperature range (°C) -40 to 85
Function Translator Protocols ECL, PECL Number of transmitters 2 Number of receivers 1 Supply voltage (V) 2.5, 3.3, 3.8 Signaling rate (MBits) 6000 Input signal ECL, PECL Output signal ECL, PECL Rating Catalog Operating temperature range (°C) -40 to 85
SOIC (D) 8 29.4 mm² 4.9 x 6 VSSOP (DGK) 8 14.7 mm² 3 x 4.9
  • 1:2 PECL/ECL Fanout Buffer
  • Operating Range
    • PECL: VCC = 2.375 V to 3.8V With VEE = 0 V
    • NECL: VCC = 0 V With VEE = -2.375V to
      -3.8 V
  • Open Input Default State
  • Support for Clock Frequencies > 3.0 GHz
  • 240 ps Typical Propagation Delay
  • Deterministic Output Value for Open Input Conditions
  • Q Output Will Default Low When Input Open or at VEE
  • Built-in Temperature Compensation
  • Drop in Compatible to MC10LVEP11, MC100LVEP11
  • LVDS Input Compatible
  • 1:2 PECL/ECL Fanout Buffer
  • Operating Range
    • PECL: VCC = 2.375 V to 3.8V With VEE = 0 V
    • NECL: VCC = 0 V With VEE = -2.375V to
      -3.8 V
  • Open Input Default State
  • Support for Clock Frequencies > 3.0 GHz
  • 240 ps Typical Propagation Delay
  • Deterministic Output Value for Open Input Conditions
  • Q Output Will Default Low When Input Open or at VEE
  • Built-in Temperature Compensation
  • Drop in Compatible to MC10LVEP11, MC100LVEP11
  • LVDS Input Compatible

The SN65LVEP11 is a differential 1:2 PECL/ECL fanout buffer. The device includes circuitry to maintain known logic levels when the inputs are in an open condition. Single-ended clock input operation is limited to VCC ≥ 3 V in PECL mode, or VEE ≤ 3 V in NECL mode. The device is housed in an industry-standard SOIC-8 package and is also available in TSSOP-8 package option.

The SN65LVEP11 is a differential 1:2 PECL/ECL fanout buffer. The device includes circuitry to maintain known logic levels when the inputs are in an open condition. Single-ended clock input operation is limited to VCC ≥ 3 V in PECL mode, or VEE ≤ 3 V in NECL mode. The device is housed in an industry-standard SOIC-8 package and is also available in TSSOP-8 package option.
filter Buscar otro/a Circuitos integrados LVDS, M-LVDS y PECL
Descargar Ver vídeo con transcripción Video

Documentación técnica

star =Principal documentación para este producto seleccionada por TI
No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 1
Tipo Título Fecha
* Data sheet 2.5V/3.3V PECL/ECL 1:2 Fanout Buffer datasheet (Rev. A) 08 dic 2008

Diseño y desarrollo

Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.

Modelo de simulación

SN65LVEP11 IBIS Model Version 1.3 (Rev. A)

SLLM046A.ZIP (32 KB) - IBIS Model
Descargar
Herramienta de simulación

PSPICE-FOR-TI — PSpice® para herramienta de diseño y simulación de TI

PSpice® for TI is a design and simulation environment that helps evaluate functionality of analog circuits. This full-featured, design and simulation suite uses an analog analysis engine from Cadence®. Available at no cost, PSpice for TI includes one of the largest model libraries in the (...)
Solicitar
Herramienta de simulación

TINA-TI — Programa de simulación analógica basado en SPICE

TINA-TI provides all the conventional DC, transient and frequency domain analysis of SPICE and much more. TINA has extensive post-processing capability that allows you to format results the way you want them. Virtual instruments allow you to select input waveforms and probe circuit nodes voltages (...)
Guía del usuario: PDF
View Options
Encapsulado Pines Símbolos CAD, huellas y modelos 3D
SOIC (D) 8 Ultra Librarian
VSSOP (DGK) 8 Ultra Librarian
Se aplican los Términos y condiciones estándar de TI para los elementos de evaluación.

Pedidos y calidad

Información incluida:
  • RoHS
  • REACH
  • Marcado del dispositivo
  • Acabado de plomo/material de la bola
  • Clasificación de nivel de sensibilidad a la humedad (MSL) / reflujo máximo
  • Estimaciones de tiempo medio entre fallas (MTBF)/fallas en el tiempo (FIT)
  • Contenido del material
  • Resumen de calificaciones
  • Monitoreo continuo de confiabilidad
Información incluida:
  • Lugar de fabricación
  • Lugar de ensamblaje

Los productos recomendados pueden tener parámetros, módulos de evaluación o diseños de referencia relacionados con este producto de TI.

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

Ver todos los temas del foro en inglés

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene preguntas sobre la calidad, el paquete o el pedido de productos de TI, consulte el soporte de TI. ​​​​​​​​​​​​​​

Videos