TPS3808
Supervisor de corriente quiescente baja con retardo programable y reinicio manual
Se encuentra disponible una versión más nueva de este producto
TPS3808
- Power-on reset generator with adjustable delay time: 1.25 ms to 10 s
- Very low quiescent current: 2.4 µA typical
- High threshold accuracy: 0.5% typical
- Fixed threshold voltages for standard voltage rails from 0.9 V to 5 V and adjustable voltage down to 0.4 V are available
- Manual reset ( MR) input
- Open-drain RESET output
- Temperature range: –40°C to 125°C
- Small SOT-23 and 2-mm × 2-mm WSON packages
The TPS3808 family of microprocessor supervisory circuits monitors system voltages from 0.4 V to 5 V, asserting an open-drain RESET signal when the SENSE voltage drops below a preset threshold or when the manual reset ( MR) pin drops to a logic low. The RESET output remains low for the user-adjustable delay time after the SENSE voltage and manual reset ( MR) return above the respective thresholds.
The TPS3808 device uses a precision reference to achieve 0.5% threshold accuracy for VIT ≤ 3.3 V. The reset delay time can be set to 20 ms by disconnecting the CT pin, 300 ms by connecting the CT pin to VDD using a resistor, or can be user-adjusted between 1.25 ms and 10 s by connecting the CT pin to an external capacitor. The TPS3808 device has a very low typical quiescent current of 2.4 µA, so it is well-suited to battery-powered applications. It is available in the SOT-23 and 2-mm × 2-mm WSON packages, and is fully specified over a temperature range of –40°C to 125°C (TJ).
Productos similares que pueden interesarle
Misma funcionalidad con diferente configuración de pines que el dispositivo comparado
Documentación técnica
Diseño y desarrollo
Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.
SN65DSI83Q1-EVM — Módulo de evaluación del circuito integrado FlatLink™ y DSI MIPI® a puente LVDS
SN65DSI85EVM — SN65DSI85 Módulo de evaluación de MIPI® DSI de doble canal a puente LVDS FlatLink™ de doble enlace
SN65DSI85Q1-EVM — Módulo de evaluación de MIPI® DSI de doble canal a puente LVDS FlatLink™ de doble enlace
TDP158RSBEVM — Módulo de evaluación del recontrolador de 6 Gbps con acoplamiento de CA a TMDS y HDMI™
TPS3808G01DBVEVM — Módulo de evaluación para circuito de supervisión de retardo programable, corriente quiescente baja
The TPS3808G01DBVEVM is a fully assembled and tested circuit for evaluating the TPS3808G01 low quiescent current (IQ), programmable-delay supervisory circuit IC in the DBV or 6-pin SOT-23 package.
BEAGLE-3P-BBONE-AI — Placa de desarrollo BeagleBone® AI AM5729 para inteligencia artificial integrada
Built on the proven BeagleBoard.org® open source Linux approach, BeagleBone® AI fills the gap between small SBCs and more powerful industrial computers. Based on the Texas Instruments, Sitara™ AM5729 processor, developers have access to a highly integrated and (...)
EVMK2GX — Módulo de evaluación 66AK2Gx de 1 GHz
The EVMK2GX (also known as "K2G") 1GHz evaluation module (EVM) enables developers to immediately start evaluating the 66AK2Gx processor family, and to accelerate the development of audio, industrial motor control, smart grid protection and other high reliability, real-time compute intensive (...)
EVMK2GXS — Módulo de evaluación 66AK2Gx (K2G) de 1 GHz y alta seguridad
The K2G 1GHz High Secure Evaluation Module (EVM) enables developers to start evaluating and testing the programming of the high secure developmental version of the 66AK2Gx processor, and to accelerate the next stage of secure boot product development of audio and industrial real (...)
SPRCA41 — G3 Data Concentrator Development Package Software (v4.5.0.10)
TPS3808G01 TINA-TI Transient Reference Design
TPS3808G01 TINA-TI Transient Spice Model
TPS3808G01 Unencrypted PSpice Transient Model Package (Rev. B)
Using the TMS320C6657 to Implement Efficient OPUS Codec Solution BOM
Using the TMS320C6657 to Implement Efficient OPUS Codec Solution CAD Files
Using the TMS320C6657 to Implement Efficient OPUS Codec Solution Gerber
Using the TMS320C6657 to Implement Efficient OPUS Codec Solution PCB
Using the TMS320C6657 to Implement Efficient OPUS Codec Solution Schematic
PSPICE-FOR-TI — PSpice® para herramienta de diseño y simulación de TI
Muchos diseños de referencia de TI incluyen TPS3808
Utilice nuestra herramienta de selección de diseños de referencia para revisar e identificar los diseños que mejor se adaptan a su aplicación y parámetros.
Encapsulado | Pines | Símbolos CAD, huellas y modelos 3D |
---|---|---|
SOT-23 (DBV) | 6 | Ultra Librarian |
WSON (DRV) | 6 | Ultra Librarian |
Pedidos y calidad
- RoHS
- REACH
- Marcado del dispositivo
- Acabado de plomo/material de la bola
- Clasificación de nivel de sensibilidad a la humedad (MSL) / reflujo máximo
- Estimaciones de tiempo medio entre fallas (MTBF)/fallas en el tiempo (FIT)
- Contenido del material
- Resumen de calificaciones
- Monitoreo continuo de confiabilidad
- Lugar de fabricación
- Lugar de ensamblaje
Soporte y capacitación
Foros de TI E2E™ con asistencia técnica de los ingenieros de TI
El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.
Si tiene preguntas sobre la calidad, el paquete o el pedido de productos de TI, consulte el soporte de TI.