계산 툴
FET-INRUSH-SOA-CALC — FET SOA margin calculator for dvdt based startup
The design calculator allows user to estimate the FET SOA margin while starting up with dVdt based startup for inrush current control
TPS1210-Q1
기술 자료
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
2개 모두 보기 | 유형 | 직함 | 날짜 | ||
|---|---|---|---|---|
| Application note | BMS Breakers and Designing With TPS1210-Q1 and TPS4810-Q1 Low IQ Smart High-Side Drivers System Architectures | PDF | HTML | 2024/11/18 | |
| Functional safety information | TPS1210-Q1 Functional Safety, FIT Rate, Failure Mode Distribution and Pin FMA | PDF | HTML | 2023/11/02 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
평가 보드
TPS4810Q1EVM — 단락 보호 기능을 갖춘 3V~80V 저IQ 듀얼 고압측 드라이버용 TPS4810-Q1 평가 모듈
TPS4810-Q1 평가 모듈(EVM)은 TPS4810-Q1 드라이버의 레퍼런스 회로를 평가하기 위한 플랫폼입니다. TPS4810-Q1은 3V~80V 고압측 컨트롤러이며, 공통 소스 구성에서 역병렬 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET)를 구동하는 별도의 제어 입력(INP1, INP2)을 가진 강력한 2A 게이트 드라이버 2개가 있습니다. TPS4810-Q1은 구성 가능한 자동 재시도 및 래치 오프 오류 동작을 갖춘 조정식 단락 보호 기능을 제공합니다.
시뮬레이션 툴
PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®
TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| VSSOP (DGX) | 19 | Ultra Librarian |
주문 및 품질
포함된 정보:
- RoHS
- REACH
- 디바이스 마킹
- 납 마감/볼 재질
- MSL 등급/피크 리플로우
- MTBF/FIT 예측
- 물질 성분
- 인증 요약
- 지속적인 신뢰성 모니터링
포함된 정보:
- 팹 위치
- 조립 위치
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.