JAJA675B November   2018  – October 2021 DRV10866 , DRV10963 , DRV10964 , DRV10970 , DRV10974 , DRV10975 , DRV10983 , DRV10983-Q1 , DRV10987 , DRV11873 , DRV3205-Q1 , DRV3220-Q1 , DRV3245E-Q1 , DRV3245Q-Q1 , DRV8301 , DRV8302 , DRV8303 , DRV8304 , DRV8305 , DRV8305-Q1 , DRV8306 , DRV8307 , DRV8308 , DRV8312 , DRV8313 , DRV8320 , DRV8320R , DRV8323 , DRV8323R , DRV8332 , DRV8343-Q1 , DRV8350 , DRV8350R , DRV8353 , DRV8353R , DRV8412 , DRV8701 , DRV8702-Q1 , DRV8702D-Q1 , DRV8703-Q1 , DRV8703D-Q1 , DRV8704 , DRV8711 , DRV8800 , DRV8801 , DRV8801-Q1 , DRV8801A-Q1 , DRV8802 , DRV8802-Q1 , DRV8803 , DRV8804 , DRV8805 , DRV8806 , DRV8811 , DRV8812 , DRV8813 , DRV8814 , DRV8816 , DRV8818 , DRV8821 , DRV8823 , DRV8823-Q1 , DRV8824 , DRV8824-Q1 , DRV8825 , DRV8828 , DRV8829 , DRV8830 , DRV8832 , DRV8832-Q1 , DRV8833 , DRV8833C , DRV8834 , DRV8835 , DRV8836 , DRV8837 , DRV8837C , DRV8838 , DRV8839 , DRV8840 , DRV8841 , DRV8842 , DRV8843 , DRV8844 , DRV8846 , DRV8847 , DRV8848 , DRV8850 , DRV8860 , DRV8870 , DRV8871 , DRV8871-Q1 , DRV8872 , DRV8872-Q1 , DRV8873-Q1 , DRV8880 , DRV8881 , DRV8884 , DRV8885 , DRV8886 , DRV8886AT , DRV8889-Q1

 

  1.   商標
  2. 1グランド配線の最適化
    1. 1.1 よく使用される用語 / 接続
    2. 1.2 グランド・プレーンの使用
      1. 1.2.1 2 層基板技術
    3. 1.3 共通の問題
      1. 1.3.1 容量性および誘導性結合
      2. 1.3.2 同相および差動ノイズ
    4. 1.4 EMC に関する考慮事項
  3. 2熱の概要
    1. 2.1 PCB の熱伝導および対流
    2. 2.2 連続的な最上層のサーマル・パッド
    3. 2.3 銅厚
    4. 2.4 サーマル・ビアの接続
    5. 2.5 サーマル・ビアの幅
    6. 2.6 熱設計のまとめ
  4. 3ビア
    1. 3.1 ビアの電流容量
    2. 3.2 ビアのレイアウトに関する推奨事項
      1. 3.2.1 複数ビアのレイアウト
      2. 3.2.2 ビアの配置
  5. 4一般的な配線手法
  6. 5バルクおよびバイパス・コンデンサの配置
    1. 5.1 バルク・コンデンサの配置
    2. 5.2 チャージ・ポンプ・コンデンサ
    3. 5.3 バイパス / デカップリング・コンデンサの配置
      1. 5.3.1 電源の近く
      2. 5.3.2 電力段の近く
      3. 5.3.3 スイッチ電流源の近く
      4. 5.3.4 電流センス・アンプの近く
      5. 5.3.5 電圧レギュレータの近く
  7. 6MOSFET の配置と電力段の配線
    1. 6.1 一般的なパワー MOSFET パッケージ
      1. 6.1.1 DPAK
      2. 6.1.2 D2PAK
      3. 6.1.3 TO-220
      4. 6.1.4 8 ピン SON
    2. 6.2 MOSFET のレイアウト構成
    3. 6.3 電力段のレイアウト設計
      1. 6.3.1 スイッチ・ノード
      2. 6.3.2 大電流ループ経路
      3. 6.3.3 VDRAIN センス・ピン
  8. 7電流センス・アンプの配線
    1. 7.1 シングル・ハイサイド電流シャント
    2. 7.2 シングル・ローサイド電流シャント
    3. 7.3 2 相および 3 相電流シャント・アンプ
    4. 7.4 部品選定
    5. 7.5 配置
    6. 7.6 配線
    7. 7.7 便利なツール (ネット・タイと差動ペア)
    8. 7.8 入力および出力フィルタ
    9. 7.9 必須事項と禁止事項
  9. 8関連資料
  10. 9改訂履歴

1.1 よく使用される用語 / 接続

このセクションで使用する用語を以下のように定義します。

    1 点1 点分配では、すべての基準点が 1 つの源を起源にしています。これにより、各供給源が専用の連続したグランド経路を持つようにしています (図 1-1 を参照)。電力分配トレースにはこの接続を推奨します。
    星型接地星型接地分配では、すべての基準点が 1 点を中心にして配置されます。しかし、供給源はその中心に配置されない場合があります。この方法を使うと、すべての供給源にわたって共通インピーダンスを等しくできます (図 1-1)。信号トレースにはこの接続を推奨します。
    GUID-A19EA73E-2FCA-4ED8-8BBA-64DD9EF37731-low.gif図 1-1 星型接地と 1 点電力分配
    分割グランド分割方式では、デジタル、アナログ、大電力の信号が専用の独立した領域を持つようにプリント基板 (PCB) をレイアウトします (図 1-2 を参照)。この分離は、デジタル・グランドとアナログ・グランドの物理的な分割ではありません。
    グリッドグリッド処理は、各信号が信号源への帰路を持つように、基板全体でグランド経路を連続的にします (図 1-3を参照)。この処理には、グランドへの帰路を最小限にするための、部品の配置、グランド・ベタ、ビア配置、トレース経路の小さな変更が含まれます。グリッド処理は、より多く相互接続されたグランド・プレーンを効果的に生み出します。これにより、ノイズを低減させ、電源と負荷の間のインピーダンスを下げることができます。
GUID-FB5966CF-DA73-41FF-851F-056444F24C16-low.gif図 1-2 デジタルとアナログの分離とグランド分割

図 1-3 に、グランドのグリッド処理を使って効果的なグランド・プレーンを実現した例を示します。レイアウトでグリッド処理を行うために加えられた変更は小さく、どれほど小さな努力が大きな影響を及ぼし得るかを示しています。

GUID-858B3D04-577C-4C5A-A825-DFE7F9355AA4-low.gif
破線は表面、実線は裏面を表します。
図 1-3 グランド・ベタとトレースのグリッド処理によるグランド・プレーンの形成

図 1-3 の例では、レイアウト A とレイアウト B は最上層と最下層であり、表面と裏面の間にはグランド・ベタ、グランド・トレース、ビアのみが残されています。図 1-3 のレイアウト C は、基板のグランド配線の単純なスティック線図です。各スティック (脚) はグランド導体の経路を表します。ほとんどのトレースは一方の端のみで接続されています。図 1-3 のレイアウト D に、基板全体でグランドがどのように配線されているかを示します。この図では、一方の端のみで接続されたトレースのほとんどが削除されており、配線上の任意の場所の任意の 2 点間に 1 本の経路のみが存在しています。

図 1-3 のレイアウト E、レイアウト F、レイアウト G、レイアウト H に、グランドにグリッド処理を施すために修正された設計を示します。図 1-3 のレイアウト E とレイアウト F では、一部のトレースが追加され (黒の実線で表示)、形状が変更されました (矢印で表示)。図 1-3 のレイアウト G に、修正されたグランド・スティック線図を示します。両端で接続された完全なトレースがより完全な導体を形成しています。図 1-3 のレイアウト H とレイアウト D を比較します。グリッド処理されたグランドによって、目的のグリッドを形成する相互接続の大きな回路網が作成されました。この結果は、本来のグランド・プレーンとほぼ同じ効果があります。