ADS54J54
- 4 Channel, 14-Bit 500 MSPS ADC
- Analog input buffer with high impedance input
- Flexible input clock buffer with divide by 1/2/4
- 1.25 VPP Differential full-scale input
- JESD204B Serial interface
- Subclass 1 compliant up to 5 Gbps
- 1 Lane Per ADC up to 250 Msps
- 2 Lanes Per ADC up to 500 Msps
- 64-Pin QFN Package (9 mm x 9 mm)
- Key specifications:
- Power dissipation: 875 mW/ch
- Input bandwidth (3 dB): 900 MHz
- Aperture jitter: 98 fs rms
- Channel isolation: 85 dB
- Performance at ƒin = 170 MHz at 1.25 VPP,
1lane 2x Decimation –1 dBFS- SNR: 67.2 dBFS
- SFDR: 85 dBc HD2,3; 95 dBFS non-HD2,3
- Performance at ƒin = 370 MHz at 1.25 VPP,
2lane no Decimation –1 dBFS- SNR: 64.7 dBFS
- SFDR: 75 dBc HD2,3; 83 dBFS non-HD2,3
The ADS54J54 is a low power, wide bandwidth 14-bit 500 MSPS quad channel analog-to-digital converter (ADC). It supports the JESD204B serial interface with data rates up to 5 Gbps supporting 1 or 2 lanes per ADC. The buffered analog input provides uniform input impedance across a wide frequency range while minimizing sample-and-hold glitch energy. A sampling clock divider allows more flexibility for system clock architecture design. The ADS54J54 provides excellent spurious-free dynamic range (SFDR) over a large input frequency range with very low power consumption. Optional 2x Decimation Filter provides high-pass or low-pass filter modes.
技術文件
| 類型 | 標題 | 日期 | ||
|---|---|---|---|---|
| * | Data sheet | ADS54J54 Quad Channel 14-Bit 500 MSPS ADC datasheet (Rev. A) | PDF | HTML | 2019年 8月 1日 |
| EVM User's guide | ADS54J54 EVM Users Guide (Rev. A) | 2016年 1月 8日 | ||
| User guide | Pipeline ADC Code Error Rate Analysis and Measurement | 2015年 11月 3日 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
ADS54J54EVM — ADS54J54 四通道、14 位元、500 MSPS 類比轉數位轉換器評估模組
ADS54J54 EVM 展示具有 JESD204B 介面的四通道 500Msps 14 位元 ADC 的性能。其中包括 ADS54J54 裝置、LMK04828 提供的 JESD204B 計時及 TI 電壓穩壓器，以提供必要的電壓。ADC 各通道的輸入預設連接至變壓器輸入電路，其可連接至 50 ohm 單端訊號來源。時鐘參考輸入可透過變壓器輸入提供，並可連接至 50 ohm 單端時鐘來源。板載 LMK04828 可用於產生必要的 JESD204B 時鐘。透過板載 USB 連接和 GUI 提供暫存器存取權。FMC 連接器上的業界標準 JESD204B 針腳指派可直接連接 TSW14J56 (...)
TI-JESD204-IP — JESD204 快速設計 IP，適用連接到 TI 高速資料轉換器的 FPGA
DATACONVERTERPRO-SW — 高速資料轉換器專業軟體
使用者可以向 DATACONVERTERPRO-SW 提供自訂模式，以載入到 TI DAC。支援從 (...)
PSPICE-FOR-TI — PSpice® for TI 設計與模擬工具
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| VQFN (RGC) | 64 | Ultra Librarian |
訂購與品質
- RoHS
- REACH
- 產品標記
- 鉛塗層/球物料
- MSL 等級/回焊峰值
- MTBF/FIT 估算值
- 材料內容
- 認證摘要
- 進行中持續性的可靠性監測
- 晶圓廠位置
- 組裝地點
建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。