ADC3683-SP
- Screening and radiation performance:
- QMLV screening and reliability
- Total ionizing dose (TID): 300krad (Si)
- Single event latch-up (SEL): 75MeV-cm2/mg
- Ambient temperature range: -55°C to 105°C
- Dual channel ADC
- 18-bit 65MSPS
- Noise Floor: -160dBFS/Hz
- Low power and optimized power scaling:
- 64mW/ch (10MSPS)
- 84mW/ch (65MSPS)
- Latency:
- 1 clock cycle in 1-wire mode
- 2 clock cycles in 2-wire mode
- 18-bit, no missing codes
- INL: ±7LSB, DNL: ±0.7LSB
- Internal or external reference
- Input bandwidth: 200MHz (-3dB)
- Optional digital down converter (DDC):
- Real or complex decimation
- Decimation by 2, 4, 8, 16, and 32
- 32-bit NCO
- Serial LVDS (SLVDS) interface (2-, 1-, and 1/2-wire)
- Spectral performance (FIN = 5MHz):
- SNR: 83.6dBFS
- SFDR: 87.1dBc
- Non HD23: 102dBC
The ADC3683-SP is a low latency, low noise, and ultra low power 18-bit 65MSPS high-speed dual channel ADC. Designed for best noise performance, the ADC delivers a noise spectral density of −160dBFS/Hz combined with excellent linearity and dynamic range. The ADC3683-SP offers DC precision together with IF sampling support to enable the design of a wide range of applications. The low latency architecture (as low as 1 clock cycle latency) and high sample rate also enable high speed control loops. The ADC consumes only 84mW/ch (1/2-swing enabled) at 65Msps and the power consumption scales well with sampling rate.
The device uses a serial LVDS (SLVDS) interface to output the data which minimizes the number of digital interconnects. The device also integrates a digital down converter (DDC) to help reduce the data rate and lower system power consumption. The ADC3683-SP is pin-to-pin compatible with the 14-bit, 125MSPS, ADC3664-SP. The device comes in a 64-pin CFP package (10.9mm x 10.9mm), and supports a temperature range from −55°C to +125°C.
기술 자료
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
ADC3683EVMCVAL — ADC3683-SP 평가 모듈
ADC3683EVMCVAL은 ADC3683-SP ADC(아날로그-디지털 컨버터)를 평가하는 데 사용됩니다. ADC3683-SP는 직렬 LVDS(저전압 차동 신호) 인터페이스를 사용하여 디지털 데이터를 출력합니다. 직렬화된 LVDS 인터페이스는 최대 1Gbps의 출력 속도를 지원합니다. AADC3683-SP는 내부 데시메이션 필터를 사용하여 오버샘플링 + 데시메이션을 통해 동적 범위를 개선하고 외부 AA(위신호 제거) 필터를 완화시킬 수 있습니다.
PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 착수하기 (...)
패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
---|---|---|
CFP (HBP) | 64 | Ultra Librarian |
주문 및 품질
- RoHS
- REACH
- 디바이스 마킹
- 납 마감/볼 재질
- MSL 등급/피크 리플로우
- MTBF/FIT 예측
- 물질 성분
- 인증 요약
- 지속적인 신뢰성 모니터링
- 팹 위치
- 조립 위치
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.